[实用新型]一种适用于STT-MRAM的预充式比较器电路

说明书

本实用新型公开了一种适用于STT‑MRAM的预充式比较器电路，包括电压输入模块、负载输出模块和预充模块；所述电压输入模块用于输入差分信号；所述负载输出模块连接至所述电压输入模块和电源电压，用于输出差分信号；以及所述预充模块与所述负载输出模块并联，用于在预充阶段将差分输出信号预充至电源电压。该比较器电路通过预充电路，与灵敏放大器的预充电阶段同步，并且与灵敏放大器采用同一控制信号，从而对读出结构的整体读取时间达到协调统一，降低甚至消除了电压失调，减小传输延迟。

技术领域

本实用新型属于比较器电路设计领域，更具体地，涉及一种适用于自旋转移力矩磁性随机存储器(Spin-transfer torque Magnetic RAM, STT-MRAM)的预充式比较器电路。

背景技术

与传统的储存器，例如SRAM和DRAM相比，STT-MRAM的读写电路与传统的读写电路有所不同。其中，STT-MRAM的读电路主要由灵敏放大器和比较器组成。比较器获取灵敏放大器的读电流所对应的电压，并与参考电压进行比较，从而输出比较结果，进入存储数据。

然后现有的比较器电路失调电压较大，容易造成传输延迟，并不适合于STT-MRAM对比较器的要求。

实用新型内容

在此背景下，我们设计了一种适用于STT-MRAM的预充式比较器电路，该比较器电路通过预充电路，与灵敏放大器的预充电阶段同步，并且与灵敏放大器采用同一控制信号，从而对读出结构的整体读取时间达到协调统一，降低甚至消除了电压失调，减小传输延迟。

为实现上述目的，本实用新型设计了一种适用于STT-MRAM的预充式比较器电路，包括电压输入模块、负载输出模块和预充模块；所述电压输入模块用于输入差分信号；所述负载输出模块连接至所述电压输入模块和电源电压，用于输出差分信号；以及所述预充模块与所述负载输出模块并联，用于在预充阶段将差分输出信号预充至电源电压。

可选地，所述电压输入模块包括第一PMOS管和第二PMOS管；所述第一PMOS管和第二PMOS管的栅极分别输入差分信号；所述第一PMOS管和第二PMOS管的漏极分别连接所述负载输出模块和所述预充模块，并用作所述比较器电路的差分输出端；所述第一 PMOS管和第二PMOS管的源极接地。

可选地，所述负载输出模块包括第一NMOS管和第二NMOS管；所述第一NMOS管和第二NMOS管的漏极分别连接所述第一PMOS 管和第二PMOS管的漏极；所述第一NMOS管和第二NMOS管的源极连接电源电压；所述第一NMOS管的栅极连接所述第二NMOS管的漏极；所述第二NMOS管的栅极连接所述第一NMOS管的漏极。

可选地，所述预充模块包括第三NMOS管和第四NMOS管；所述第三NMOS管和第四NMOS管的源极连接至电源电压，所述第三 NMOS管和第四NMOS管的漏极分别连接至所述第一PMOS管和第二PMOS管的漏极，所述第三NMOS管和第四NMOS管的栅极分别连接第一控制信号和第二控制信号。

可选地，所述第一控制信号和所述第二控制信号不同。

总体而言，通过本实用新型所构思的上述技术方案，能够取得以下的有益效果：

该比较器电路通过预充电路，与灵敏放大器的预充电阶段同步，并且与灵敏放大器采用同一控制信号，从而对读出结构的整体读取时间达到协调统一，降低甚至消除了电压失调，减小传输延迟。

附图说明

图1为本实用新型实施例提供的预充式比较器电路原理图；

图2a和图2b分别为低阻态和高阻态的预充式比较器传输延迟的时间的仿真图。

具体实施方式