[实用新型]基于复合介质栅双晶体管光敏探测器的像素合并电路

说明书

本实用新型涉及一种基于复合介质栅双晶体管光敏探测器的像素合并电路，包括多个复合介质栅双晶体管构成的晶体管阵列，晶体管阵列的前端设有字线选通模块，晶体管阵列的后端设有位线选通模块、电流电压转换模块和模数转换模块；晶体管阵列同行所有晶体管的栅极相连，构成字线且受控于字线选通模块；晶体管阵列同列所有晶体管的漏端相连，构成位线且受控于位线选通模块；晶体管阵列同列所有晶体管的源端相连，构成源线；位线选通模块的输出端与电流电压转换模块的输入端相连，电流电压转换模块的输出端与模数转换模块的输入端相连。本实用新型可实现将m×n个像素的合并，信噪比提升至原来的m×n倍。

技术领域

本实用新型涉及一种基于复合介质栅双晶体管光敏探测器的像素合并电路，属于电源逆变电路技术领域，可用于。

背景技术

CCD和CMOS-APS作为当前最常见的两种成像器件，都具有各自的局限。CCD因其复杂的控制时序和电压要求，导致工作速度较慢，且不易集成；CMOS-APS因其采用感光二极管，且结构复杂，导致填充系数低，满阱电荷小。

公开号为CN 102938409B的中国发明专利提出了一种双晶体管光敏探测器，该探测器的特点是单个半导体器件即可实现完整的复位、感光以及读出的功能，构成一个完整的像素，可以极大地提高像素的填充因子。这种复合介质栅双晶体管光敏探测器作为新一代的成像器件，其更快的工作速度、更大的填充系数、更多的满阱电荷且能和CMOS工艺集成，使其与CCD和CMOS-APS相比具有先天优势。另外鉴于在某些应用场景下，图像并不需要有过高的分辨率，而是更注重于快速将图像读出，得到场景整体的形貌特征，像素合并技术已经广泛地在CCD和CMOS-APS中使用，但目前仍未有对于复合介质栅双晶体管光敏探测器像素合并技术的研究。

实用新型内容

本实用新型的目的在于，提供一种基于复合介质栅双晶体管光敏探测器的像素合并电路，可实现像素合并功能，且提高读出的帧频和信噪比。

本实用新型的基于复合介质栅双晶体管光敏探测器的像素合并电路，包括多个复合介质栅双晶体管构成的晶体管阵列，所述晶体管阵列的前端设有字线选通模块，所述晶体管阵列的后端设有位线选通模块、电流电压转换模块和模数转换模块；所述晶体管阵列同行所有晶体管的栅极相连，构成字线且受控于所述字线选通模块；所述晶体管阵列同列所有晶体管的漏端相连，构成位线且受控于所述位线选通模块；所述晶体管阵列同列所有晶体管的源端相连，构成源线；所述位线选通模块的输出端与所述电流电压转换模块的输入端相连，所述电流电压转换模块的输出端与所述模数转换模块的输入端相连。

进一步的，所述字线选通模块包括字线多选多译码器和字线电平转换电路，其中各字线电平转换电路与所述晶体管阵列的字线一一对应，各字线电平转换电路的输出端与相应字线的各栅极相连，各字线电平转换电路的输入端与字线多选多译码器的一个输出端相连。

进一步的，所述字线多选多译码器的时钟信号输入端与数字信号模块的字线时序信号输出端相连，所述字线多选多译码器的地址信号输入端与数字信号模块的字线地址信号输出端相连，一个复合介质栅双晶体管光敏探测器阵列有单一字线选通模块，一个字线选通模块内仅有唯一的字线多选多译码器。

进一步的，所述位线选通模块为多输入、单输出模块，包括位线多选多译码器和位线开关电路，所述位线开关电路的输入端分别与位线多选多译码器的输出端对应相连，所述位线开关电路的输出端作为所述位线选通模块的输出端。

进一步的，所述位线多选多译码器的时钟信号输入端与数字信号模块的位线时序信号输出端相连，所述位线多选多译码器的地址信号输入端与数字信号模块的位线地址信号输出端相连。

进一步的，一个位线选通模块内有设有唯一的位线多选多译码器，多个复合介质栅双晶体管阵列的位线对应一个位线选通模块。

进一步的，所述电流电压转换模块为带有电压钳位功能的电流转电压放大器。

本实用新型的技术效果：