[发明专利]移位寄存器电路及其驱动方法、栅极驱动电路、显示装置

说明书

一种移位寄存器电路(RS)，包括：第一输入子电路(101)、输出子电路(102)和输出控制子电路(103)。第一输入子电路(101)在第一信号输入端(IN1)处接收的信号的控制下，将在第二信号输入端(IN2)处接收的信号传输至上拉节点(PU)；输出子电路(102)响应于上拉节点(PU)的电压，将在第一时钟信号端(CLKA)处接收的信号传输至移位信号输出端(CR)，将在输出信号传输端(OT)处接收的信号传输至第一扫描信号输出端(OUT1)；输出控制子电路(103)在第一扫描信号输出端(OUT1)停止输出来自输出信号传输端(OT)的信号之前的预设时间，响应于在第二时钟信号端(CLKB)处接收的信号，将在削角信号端(VA)处接收的信号传输至第一扫描信号输出端(OUT1)；削角信号端(VA)传输电压幅值处于第一扫描信号输出端(OUT1)的信号的电压幅值的变化范围内的信号。

技术领域

本公开涉及显示技术领域，尤其涉及一种移位寄存器电路及其驱动方法、栅极驱动电路、显示装置。

背景技术

GOA(Gate Driver on Array，阵列基板行驱动)是一种将栅极驱动电路集成于阵列基板上的技术。

发明内容

一方面，提供一种移位寄存器电路。所述移位寄存器电路包括第一输入子电路、输出子电路和输出控制子电路。所述第一输入子电路与第一信号输入端、第二信号输入端和上拉节点耦接；所述第一输入子电路被配置为在所述第一信号输入端处接收的信号的控制下，将所述在第二信号输入端处接收的信号传输至所述上拉节点。所述输出子电路至少与所述上拉节点、第一时钟信号端、输出信号传输端、移位信号输出端和第一扫描信号输出端耦接；所述输出子电路被配置为响应于所述上拉节点的电压，将在所述第一时钟信号端处接收的信号传输至所述移位信号输出端，将在所述输出信号传输端处接收的信号传输至所述第一扫描信号输出端。所述输出控制子电路与第二时钟信号端、削角信号端和所述第一扫描信号输出端耦接；所述输出控制子电路被配置为在所述第一扫描信号输出端停止输出来自所述输出信号传输端的信号之前的预设时间，响应于在所述第二时钟信号端处接收的信号，将在所述削角信号端处接收的信号传输至所述第一扫描信号输出端。其中，所述削角信号端被配置为传输电压幅值处于所述第一扫描信号输出端的信号的电压幅值的变化范围内的信号。

在一些实施例中，所述输出控制子电路包括第一晶体管。所述第一晶体管的控制极与所述第二时钟信号端耦接，所述第一晶体管的第一极与所述削角信号端耦接，所述第一晶体管的第二极与所述第一扫描信号输出端耦接。

在一些实施例中，所述第一输入子电路包括第二晶体管。所述第二晶体管的控制极与所述第一信号输入端耦接，所述第二晶体管的第一极与所述第二信号输入端耦接，所述第二晶体管的第二极与所述上拉节点耦接。

在一些实施例中，所述输出子电路包括第三晶体管和第四晶体管。所述第三晶体管的控制极与所述上拉节点或者所述移位信号输出端耦接，所述第三晶体管的第一极与所述输出信号传输端耦接，所述第三晶体管的第二极与所述第一扫描信号输出端耦接。所述第四晶体管的控制极与所述上拉节点耦接，所述第四晶体管的第一极与所述第一时钟信号端耦接，所述第四晶体管的第二极与所述移位信号输出端耦接。其中，在所述第三晶体管的控制极与所述上拉节点耦接的情况下，所述输出信号传输端为第三时钟信号端；在所述第三晶体管的控制极与所述移位信号输出端耦接的情况下，所述输出信号传输端为第一电压端。

在一些实施例中，所述输出子电路还包括：第一电容。在所述第三晶体管的控制极与所述上拉节点耦接的情况下，所述第一电容的第一端与所述上拉节点和所述第三晶体管的控制极耦接，所述第一电容的第二端与所述第一扫描信号输出端和所述第三晶体管的第二极耦接；或者，所述第一电容的第一端与所述上拉节点和所述第四晶体管的控制极耦接，所述第一电容的第二端与所述移位信号输出端和所述第四晶体管的第二极耦接。在所述第三晶体管的控制极与所述移位信号输出端耦接的情况下，所述第一电容的第一端与所述上拉节点和所述第四晶体管的控制极耦接，所述第一电容的第二端与所述移位信号输出端和所述第四晶体管的第二极耦接。