[发明专利]三维存储器件及其制造方法

说明书

公开了一种用于形成3D存储器件的方法。所述方法包括在衬底上形成交替的电介质堆叠。然后，形成垂直贯穿交替的电介质堆叠的多个沟道结构和虚设沟道结构，沟道结构位于核心区域，并且虚设沟道结构位于阶梯区域。栅极线狭缝结构被形成为垂直贯穿交替的电介质堆叠并且在第一方向上横向延伸。栅极线狭缝结构包括在与第一方向不同的第二方向上具有减小的宽度的狭窄部分。

技术领域

概括地说，本公开内容涉及半导体技术领域，并且更具体地，涉及用于形成三维(3D)存储器件的方法。

背景技术

通过改进工艺技术、电路设计、编程算法和制造工艺，将平面存储单元缩放至较小尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得富有挑战性和昂贵。因此，用于平面存储单元的存储密度接近上限。三维(3D)存储器体系结构可以解决平面存储单元中的密度限制。

随着半导体技术的进步，诸如3D NAND存储器件之类的3D存储器件不断缩放更多的氧化物/氮化物(ON)层以提高晶圆的面积利用率。在一些现有的3D NAND存储器件中，例如在一些现有的128层3D存储器件设计中，核心/阶梯过渡区域中的沟道孔在每个指存储区(memory finger)中从9行变为3行。应力仿真结果表明，核心/阶梯过渡区域的应力变化很大，这可能导致栅极线狭缝结构(gate line slit structure)在指存储区之间倾斜。栅极线狭缝结构的倾斜能够引起各种泄漏问题，例如字线之间的泄漏、字线与阵列共源极之间的泄漏等。因此，期望开发新的3D存储器件设计来解决这些问题。

发明内容

本文公开了三维(3D)存储器件及其制造方法的实施例。

本公开内容的一个方面提供了一种用于形成三维(3D)存储器件的方法。该方法可以包括在衬底上形成交替的电介质堆叠。该方法还包括形成垂直贯穿交替的电介质堆叠的多个沟道结构和虚设沟道结构。沟道结构位于核心区域，并且虚设沟道结构位于阶梯区域。该方法还包括形成垂直贯穿交替的电介质堆叠并且在第一方向上横向延伸的栅极线狭缝结构。栅极线狭缝结构包括在与第一方向不同的第二方向上具有减小的宽度的狭窄部分。

在一些实施例中，形成栅极线狭缝结构包括图案化掩膜层以在交替的电介质堆叠上形成在第一方向上延伸的开口，其中，该开口包括沿第二方向具有减小的宽度的狭窄部分。形成栅极线狭缝结构还包括使用图案化的掩模层来形成垂直贯穿交替的电介质堆叠的栅极线狭缝。形成栅极线狭缝结构还包括在栅极线狭缝中形成栅极线狭缝结构。

在一些实施例中，形成栅极线狭缝包括基于图案化的掩模层来蚀刻交替的电介质堆叠以形成栅极线狭缝，使得形成的栅极线狭缝的狭窄部分靠近核心区域与阶梯区域的过渡区域。

在一些实施例中，形成栅极线狭缝结构包括：在栅极线狭缝的底部处在衬底中形成掺杂区域；在栅极线狭缝的两个侧壁上形成两个间隙壁层；以及在两个间隙壁层之间形成导电壁，其中，导电壁是与掺杂区域电接触的。

在一些实施例中，形成栅极线狭缝结构包括：在栅极线狭缝中形成栅极线狭缝结构，使得栅极线狭缝结构与至少两个沟道结构之间的距离不小于约120nm，该至少两个沟道结构是同栅极线狭缝结构相邻且靠近核心区域与阶梯区域的过渡区域的。

在一些实施例中，形成交替的电介质堆叠包括形成在垂直方向上堆叠的至少64个电介质层对，其中，每个电介质层对包括第一电介质层和与第一电介质层不同的第二电介质层。

在一些实施例中，形成多个沟道结构和虚设沟道结构包括：同时地形成垂直贯穿交替的电介质堆叠的多个沟道孔，其中，核心区域中的沟道孔的第一子集是以交错阵列形式布置的，并且阶梯区域中的沟道孔的第二子集是以阵列形式布置的；以及同时地在沟道孔的第一子集中形成沟道结构并在沟道孔的第二子集中形成虚设沟道结构。