[发明专利]具有漏极选择栅切割结构的三维存储器件及其形成方法

说明书

提供了用于形成三维(3D)存储器件的结构和方法的实施例。在示例中，一种3D存储器件包括：芯区域；以及阶梯区域。所述阶梯区域包括多个梯级，所述多个梯级均至少具有在横向方向上延伸的导体/电介质对。所述阶梯区域包括：沿着垂直方向和所述横向方向延伸的漏极选择栅(DSG)切割结构；以及沿着所述垂直方向在所述DSG结构中延伸的多个支撑结构。所述支撑结构中的至少一个支撑结构沿着所述横向方向的尺寸大于沿着正交于所述横向方向的第二横向方向的尺寸。

技术领域

本公开的实施例涉及三维(3D)存储器件以及用于形成具有漏极选择栅(DSG)切割结构的3D存储器件的方法。

背景技术

通过改进工艺技术、电路设计、编程算法和制造工艺，平面存储单元被缩放到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性并且成本高昂。结果，平面存储单元的存储密度接近上限。

3D存储架构可以解决平面存储单元中的密度限制。3D存储架构包括存储阵列和用于控制信号来往于存储阵列的外围器件。

发明内容

提供了3D存储器件以及用于形成具有DSG切割结构的3D存储器件的方法的实施例。

在一个示例中，一种3D存储器件包括：芯区域；以及阶梯区域，具有多个梯级，所述多个梯级均至少具有在横向方向上延伸的导体/电介质对。所述阶梯区域包括：沿着垂直方向和所述横向方向延伸的DSG切割结构；以及沿着所述垂直方向在所述DSG结构中延伸的多个支撑结构。所述支撑结构中的至少一个支撑结构沿着所述横向方向的尺寸大于沿着正交于所述横向方向的第二横向方向的尺寸。

在另一示例中，一种用于形成3D存储器件的方法包括以下操作。首先，在衬底之上形成具有多个第一/第二电介质层对的电介质堆叠体。在所述电介质堆叠体的芯区域中形成DSG切割开口。形成具有多个梯级的阶梯结构，其在所述电介质堆叠体的阶梯区域中沿着横向方向延伸。在不同于所述DSG切割开口的工艺中，在所述阶梯区域中形成沿着所述横向方向延伸的第二DSG切割开口。在所述DSG切割开口中形成DSG切割结构，并在所述第二DSG切割开口中形成第二DSG切割结构。

在再一示例中，一种用于形成3D存储器件的方法包括以下操作。首先，在衬底之上形成具有多个第一/第二电介质层对的电介质堆叠体。在所述电介质堆叠体的芯区域中形成沟道结构。形成阶梯结构，所述阶梯结构具有在所述电介质堆叠体的阶梯区域中沿着横向方向延伸的多个梯级。在相同工艺中，在所述电介质堆叠体的芯区域中形成DSG切割开口并且在所述电介质堆叠体的阶梯区域中形成第二DSG切割开口。在所述DSG切割开口中形成DSG切割结构，并在所述第二DSG切割开口中形成第二DSG切割结构。

附图说明

结合在本文中并形成说明书一部分的附图示出了本公开的实施例，并且与描述一起进一步用于解释本公开的原理并使本领域技术人员能够实现和使用本公开。

图1A示出了根据本公开的一些实施例的示例性3D存储器件的截面图。

图1B示出了根据本公开的一些实施例的另一示例性3D存储器件的截面图。

图1C示出了根据本公开的一些实施例的图1A-1B所示的示例性3D存储器件的顶视图。

图2A示出了根据本公开的一些实施例的另一示例性3D存储器件的截面图。

图2B示出了根据本公开的一些实施例的图2A所示的示例性3D存储器件的顶视图。

图3示出了根据本公开的一些实施例的通过示例性制造工艺形成的3D存储器件的截面图。

图4A-4D示出了根据本公开的一些实施例的在另一示例性制造工艺的各个阶段的3D存储器件的截面图。

图5A-5D示出了根据本公开的一些实施例的在另一示例性制造工艺的各个阶段的另一3D存储器件的截面图。