[发明专利]具有漏极选择栅极切口的三维存储器器件及其形成和操作方法

说明书

公开了3D存储器器件及其形成和操作方法的实施例。在示例中，3D存储器器件包括存储器堆叠层、多个存储器串、多个位线触点，每个位线触点与多个存储器串中的相应一个存储器串接触。存储器堆叠层包括交错的导电层和电介质层。每个存储器串垂直延伸穿过存储器堆叠层。导电层包括被配置为控制多个存储器串的漏极的多条漏极选择栅极(DSG)线。多个存储器串被划分为多个区域，在平面图中，多个区域是存储器堆叠层的最小重复单位。多个存储器串中的每一个邻接DSG线中的至少一条。

背景技术

本公开的实施例涉及三维(3D)存储器器件及其制造和操作方法。

通过改进工艺技术、电路设计、编程算法和制造工艺，将平面存储器单元按比例缩小到更小尺寸。然而，随着存储器单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高昂。结果，平面存储器单元的存储密度接近上限。

3D存储器架构可以解决平面存储器单元中的密度限制。3D存储器架构包括存储器阵列和用于控制去往和来自存储器阵列的信号的外围器件。

发明内容

本发明公开了3D存储器器件及其形成和操作方法的实施例。

在一个示例中，一种3D存储器器件包括存储器堆叠层、多个存储器串、以及多个位线触点，每个位线触点与多个存储器串中的相应一个存储器串接触。存储器堆叠层包括交错的导电层和电介质层。每个存储器串垂直延伸穿过存储器堆叠层。导电层包括被配置为控制多个存储器串的漏极的多条漏极选择栅极(DSG)线。在平面图中，多个存储器串被划分为多个区域，多个区域是存储器堆叠层的最小重复单位。多个存储器串中的每一个邻接DSG线中的至少一条。

在另一示例中，公开了一种用于形成3D存储器器件的方法。在衬底上方形成包括交错的牺牲层和电介质层的电介质堆叠层。形成第一沟道结构和第二沟道结构，第一沟道结构和第二沟道结构均垂直延伸穿过电介质堆叠层。移除牺牲层中的最上牺牲层的一部分和第二沟道结构的邻接最上牺牲层的所移除部分的顶部部分，使得第一沟道结构垂直延伸穿过电介质堆叠层的包括最上牺牲层的剩余部分的第一区域，并且第二沟道结构的剩余部分垂直延伸穿过电介质堆叠层的没有最上牺牲层的第二区域。

在又一示例中，公开了一种用于操作3D存储器器件的方法。提供3D存储器器件，该3D存储器器件包括第一存储器串、第二存储器串、在第一单元处邻接第一存储器串的第一漏极选择栅极(DSG)线、以及分别在第二单元和第三单元处邻接第一存储器串和第二存储器串的第二DSG线。设置第一单元、第二单元和第三单元的阈值电压，使得第一单元的阈值电压高于第二单元的阈值电压，并且第三单元的阈值电压高于第二单元的阈值电压。将第一电压和第二电压分别施加到第一DSG线和第二DSG线，以在第一电压高于第一单元的阈值电压，并且第二电压高于第二单元的阈值电压但低于第三单元的阈值电压时，选择第一存储器串并取消选择第二存储器串。

附图说明

并入本文并形成说明书的一部分的附图示出了本公开的实施例，并且与文字描述一起进一步用于解释本公开的原理以及使相关领域的技术人员能够制造和使用本公开。

图1A和图1B示出了具有DSG切口的3D存储器器件的平面图和横截面的侧视图。

图2A和图2B示出了根据本公开的一些实施例的具有DSG切口的示例性3D存储器器件的平面图和横截面的侧视图。

图3A和图3B示出了根据本公开的一些实施例的具有DSG切口的另一示例性3D存储器器件的平面图和横截面的侧视图。

图4A示出了根据本公开的一些实施例的具有DSG切口的又一示例性3D存储器器件的横截面的侧视图。

图4B示出了根据本公开的一些实施例的具有DSG切口的又一示例性3D存储器器件的横截面的侧视图。

图5A和图5B示出了根据本公开的一些实施例的具有DSG切口的又一示例性3D存储器器件的平面图和横截面的侧视图。