[发明专利]堆叠式的芯片、制造方法、图像传感器和电子设备

说明书

一种堆叠式的芯片、制造方法、图像传感器和电子设备，能够降低堆叠式芯片的制造成本。该一种堆叠式的芯片包括：载体单元，其中设置有第一容置结构，该第一容置结构为凹槽或通孔；第一晶片，设置于该第一容置结构中；再布线层，设置于该第一晶片上方；第一焊盘，设置于该再布线层上方，该第一焊盘通过该再布线层与该第一晶片电连接；第二晶片，堆叠于该载体单元和该第一晶片的上方，该第二晶片包括第二焊盘，该第二焊盘与该第一焊盘电连接，其中，该第二晶片的表面面积大于该第一晶片的表面面积。

技术领域

本申请涉及半导体芯片领域，并且更为具体地，涉及一种堆叠式的芯片、制造方法、图像传感器和电子设备。

背景技术

随着半导体和集成电路技术的发展，芯片的器件类型越来越丰富，集成度越来越高，在二维平面上，随着半导体工艺发展到某个极致程度，无法进一步提高芯片的性能，因此，目前业内提出了一种三维堆叠的概念，将芯片从二维扩展到三维，即将不同功能的芯片模块上下堆叠在一起进行封装，从而提高芯片的整体性能和良率。

在一种实现方式中，上层晶片(Die)和下层晶片通过晶圆级键合工艺(Wafer-level Bonding Process)，以晶圆(Wafer)到晶圆的方式堆叠至一起，以形成堆叠式的三维芯片。为了满足堆叠的工艺要求，上层晶片和下层晶片具有相同的晶片尺寸，上层晶圆上上层晶片的数量与下层晶圆上晶片的数量相等，但当上层晶片和下层晶片不是同一类型的晶片时，该堆叠方式会造成晶圆面积的浪费，增加堆叠式芯片的制造成本。

因此，何如降低堆叠式芯片的制造成本，是一项亟待解决的问题。

发明内容

本申请实施例提供了一种堆叠式的芯片、制造方法、图像传感器和电子设备，能够降低堆叠式芯片的制造成本。

第一方面，提供了一种堆叠式的芯片，包括：载体单元，其中设置有第一容置结构，该第一容置结构为凹槽或通孔；第一晶片，设置于该第一容置结构中；再布线层，设置于该第一晶片上方；第一焊盘，设置于该再布线层上方，该第一焊盘通过该再布线层与该第一晶片电连接；第二晶片，堆叠于该载体单元和该第一晶片的上方，该第二晶片包括第二焊盘，该第二焊盘与该第一焊盘电连接，其中，该第二晶片的表面面积大于该第一晶片的表面面积。

在本申请实施例中，通过载体单元中第一容置结构为第一晶片提供支撑和稳定，实现将大面积的第二晶片堆叠在小面积的第一晶片上，从而可以在实现堆叠芯片结构的同时，还能够在晶圆上尽可能多的制造小面积的第一晶片，降低单颗第一晶片的成本，从而降低整体的制造成本。此外，第一晶片不是以晶圆的方式与第二晶片进行键合，而是单颗的放入载体单元的第一凹槽中，可以在对第一晶片和第二晶片堆叠前，对第一晶片和第二晶片进行测试以筛选出性能良好的晶片，去除性能较差的晶片，提高整体芯片的良率，进一步降低整体的制造成本。此外，不同于晶圆级的键合方式，本申请中的方案，将单颗的第二晶片与载体单元中的第一晶片堆叠，不需要将堆叠的两个晶圆上所有的芯片进行对准，能够降低工艺的复杂度，从而提高芯片的制造效率。

在一种可能的实施方式中，该第二晶片的表面面积小于该载体单元的表面面积。

在一种可能的实施方式中，该芯片还包括：特定焊盘，设置于该再布线层上方，该特定焊盘通过该再布线层与该第一晶片电连接；该特定焊盘用于通过引线与该芯片所在的装置中的电路板连接。

在一种可能的实施方式中，该特定焊盘位于该第二晶片在垂直方向的投影之外。

在一种可能的实施方式中，该堆叠式的芯片为图像传感芯片；该第二晶片为像素晶片，该像素晶片包括像素阵列，用于接收光信号并转换为电信号；该第一晶片为逻辑晶片，该逻辑晶片包括信号处理电路，用于处理该电信号。