[发明专利]用于3D X-Point存储器以改善编程并增大阵列尺寸的具有减小的WL和BL电阻的新单元堆叠层

权利要求书

1.一种三维存储单元结构，包括：

至少一个存储单元堆叠层，所述存储单元堆叠层具有选择器、相变存储单元以及第一电极、第二电极和第三电极；所述相变存储单元设置在所述第一电极与所述第二电极之间，并且所述选择器设置在所述第二电极与所述第三电极之间；

彼此垂直并耦合到所述存储单元堆叠层的字线和位线，其中，所述存储单元堆叠层相对于所述字线和所述位线自对准；

所述字线由包含钴(Co)、铑(Rh)或钌(Ru)中的至少一种的材料形成；

所述位线由包含钴(Co)、铑(Rh)或钌(Ru)中的至少一种的材料形成；并且

其中，与由包含钨(W)的材料形成相比，所述字线和所述位线具有减小的电阻并使用减小的电压，以改善编程并增大阵列尺寸。

2.根据权利要求1所述的三维存储器，其中，所述选择器是双向阈值开关(OTS)，并且所述第一电极、所述第二电极和所述第三电极都是形成第一碳电极、第二碳电极和第三碳电极的碳电极。

3.根据权利要求2所述的三维存储器，还包括衬底，并且其中，首先在所述衬底中形成钴(Co)位线。

4.根据权利要求3所述的三维存储器，其中，所述单元堆叠层沉积在具有所述钴(Co)位线的所述衬底上，并且所述单元堆叠层包含以下顺序的层：钴材料层/所述第三碳电极/所述双向阈值开关/所述第二碳电极/所述相变存储单元/所述第一碳电极/氮化物材料层，或Co/C/OTS/C/PCM/C/Nit。

5.根据权利要求4所述的三维存储器，其中，穿过所述堆叠层蚀刻钴(Co)写入线以在单次镶嵌中形成交叉点存储单元或钴(Co)替换栅极。

6.根据权利要求1所述的三维存储器，其中，所述选择器是双向阈值开关(OTS)，并且所述第一电极、所述第二电极和所述第三电极都是形成第一碳电极、第二碳电极和第三碳电极的碳电极，并且所述单元堆叠层包含以下顺序的层：钴材料层/所述第三碳电极/所述双向阈值开关/所述第二碳电极/所述相变存储单元/所述第一碳电极/氮化物材料层，或Co/C/OTS/C/PCM/C/Nit。

7.根据权利要求1所述的三维存储器，其中，所述单元堆叠层还包括氮化物层、氧化物层、间隙填充层，并且不存在钨层。

8.一种三维X-Point存储管芯架构，包括：

多个顶部存储阵列或瓦片，其包含第一组相变存储单元；

多个底部存储阵列或瓦片，其包含第二组相变存储单元；

多条位线，其耦合至所述顶部阵列并耦合至所述底部阵列；

多条字线，其垂直于所述位线并包括耦合到所述顶部阵列的一组顶部单元字线和耦合到所述底部阵列的一组底部单元字线；

存储单元的所述顶部阵列均由所述顶部阵列中的相邻相变存储单元所限定的第一空间分开，存储单元的所述底部阵列均由所述底部阵列中的相邻相变存储单元所限定的第二空间分开，并且

其中，所述字线由包含钴(Co)、铑(Rh)或钌(Ru)中的至少一种的材料形成，并且所述位线由包含钴(Co)、铑(Rh)或钌(Ru)中的至少一种的材料形成，以对每个存储单元进行电存取。

9.根据权利要求8所述的三维架构，其中，所述顶部字线和所述底部字线耦合至所述三维架构。

10.三维架构，其中，所述第一空间和所述第二空间在X方向上约为20nm，并且在Y方向上约为20nm。

11.一种形成三维存储器的方法，包括：

形成具有平行位线和垂直字线的交叉点存储阵列；

在所述字线和所述位线的交叉点处形成存储单元堆叠层，其中，所述存储单元堆叠层是自对准的；并且

其中，所述位线和所述字线由包含钴(Co)、铑(Rh)或钌(Ru)中的至少一种的材料形成，以使所述字线和所述位线与由包含钨(W)的材料形成的位线和字线相比具有减小的电阻并使用减小的电压，并且改善编程并增大阵列尺寸。