[发明专利]3D NAND闪速存储器的擦除方法

权利要求书

1.一种三维(3D)存储器件的擦除方法，所述三维(3D)存储器件包括：垂直地堆叠在衬底上的多个层级，其中，每个层级包括多个存储器单元，所述擦除方法包括：

检查擦除抑制层级的所述多个存储器单元的状态；

根据所述多个存储器单元的所述状态准备所述擦除抑制层级；

在阵列公共源极或阵列单元阱主体处施加擦除电压；

在所述擦除抑制层级的未选定字线上施加保持-释放电压；以及

在目标层级的选定字线上施加低电压，其中，所述低电压小于所述擦除电压。

2.根据权利要求1所述的擦除方法，其中，准备所述擦除抑制层级包括：

当所述擦除抑制层级的所述多个存储器单元处于编程状态中时，在所述擦除抑制层级的所述未选定字线上施加第一准备电压。

3.根据权利要求2所述的擦除方法，其中，施加所述第一准备电压包括：施加在0V和1V之间的电压。

4.根据权利要求3所述的擦除方法，其中，施加所述第一准备电压包括：施加0V。

5.根据权利要求2所述的擦除方法，其中，准备所述擦除抑制层级包括：

当所述擦除抑制层级的所述多个存储器单元处于擦除状态中时，在所述擦除抑制层级的所述未选定字线上施加第二准备电压，其中，所述第二准备电压大于所述第一准备电压。

6.根据权利要求5所述的擦除方法，其中，施加所述第二准备电压包括：施加在1V和7V之间的电压。

7.根据权利要求1所述的擦除方法，其中，准备所述擦除抑制层级包括：

当包括所述未选定字线的第一子集的所述多个存储器单元的第一子集处于编程状态中时，在所述擦除抑制层级的所述未选定字线的所述第一子集上施加第一准备电压；以及

当包括所述未选定字线的第二子集的所述多个存储器单元的第二子集处于擦除状态中时，在所述擦除抑制层级的所述未选定字线的所述第二子集上施加第二准备电压，其中，所述第二准备电压大于所述第一准备电压。

8.根据权利要求7所述的擦除方法，其中，所述多个存储器单元的所述第二子集包括至少两个邻近存储器单元。

9.根据权利要求1所述的擦除方法，其中，准备所述擦除抑制层级包括：

当在所述擦除抑制层级中的所述多个存储器单元的第一子集处于编程状态中以及在所述擦除抑制层级中的所述多个存储器单元的第二子集处于擦除状态中时，随机地在所述擦除抑制层级的所述未选定字线上施加第一准备电压和大于所述第一准备电压的第二准备电压。

10.根据权利要求1所述的擦除方法，其中，施加所述低电压包括施加在0V和1V之间的范围中的电压。

11.根据权利要求1所述的擦除方法，其中，施加所述低电压包括施加0V的电压。

12.根据权利要求1所述的擦除方法，其中，施加所述保持-释放电压包括：

施加0V的电压；以及

随后移除0V的电压和任何外部偏压。

13.根据权利要求1所述的擦除方法，其中，施加所述擦除电压包括：施加在15V到25V之间的范围中的电压。

14.根据权利要求1所述的擦除方法，其中，施加所述擦除电压包括：施加20V。

15.根据权利要求1所述的擦除方法，还包括：

在所述目标层级的位线处施加所述擦除电压。

16.根据权利要求1所述的擦除方法，还包括：

在所述目标层级的所述选定字线上施加所述低电压之前，在所述目标层级的所述选定字线上施加所述保持-释放电压。