[发明专利]具有虚设沟道结构的三维存储器件及其形成方法

说明书

提供了三维(3D)存储器件和用于形成3D存储器件的方法。在一个示例中，3D存储器件包括衬底和在衬底上包括交错的导电层和电介质层的存储堆叠层。存储堆叠层包括核心结构和阶梯结构。阶梯结构在存储堆叠层的一侧上。3D存储器件还包括垂直地延伸穿过阶梯结构的虚设沟道结构。虚设沟道结构包括沿虚设沟道结构的垂直侧的多个区段。多个区段分别与阶梯结构中的交错的导电层通过界面接合。多个区段中的至少一个包括在多个区段中的至少一个与对应的导电层之间的界面处的非平坦表面。

背景技术

本公开的实施例涉及三维(3D)存储器件及其制造方法。

通过改进工艺技术、电路设计、编程算法、和制造工艺将平面存储单元缩放到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高昂。结果，平面存储单元的存储密度接近上限。

3D存储架构可以解决平面存储单元中的密度限制。3D存储架构包括存储阵列和用于控制去往和来自存储阵列的信号的外围器件。

发明内容

本文公开了3D存储器件及其形成方法的实施例。

在一个示例中，提供了3D存储器件。3D存储器件包括衬底和在衬底上包括交错的导电层和电介质层的存储堆叠层。存储堆叠层包括核心结构和阶梯结构。阶梯结构在存储堆叠层的一侧上。3D存储器件还包括垂直地延伸穿过阶梯结构的虚设沟道结构。虚设沟道结构包括沿着虚设沟道结构的垂直侧的多个区段。多个区段分别与阶梯结构中的交错导电层通过界面接合。多个区段中的至少一个包括在多个区段中的至少一个与对应的导电层之间的界面处的非平坦表面。

在另一示例中，提供了用于形成3D存储器件的方法。该方法包括在衬底上形成包括交错的牺牲层和电介质层的电介质堆叠层。该方法还包括在电介质堆叠层的至少一侧上形成阶梯结构。该方法还包括形成垂直地延伸穿过阶梯结构的虚设沟道孔。该方法还包括在虚设沟道孔中形成第一氧化物层。第一氧化物层覆盖虚设沟道孔的垂直表面的至少一部分。在形成第一氧化物层之后，该方法包括形成填充虚设沟道孔的第二氧化物层。另外，该方法包括通过用导电层替换阶梯结构中的牺牲层来在阶梯结构中形成交错的导电层和电介质层。

在又一示例中，提供了用于形成3D存储器件的方法。该方法包括在衬底上形成包括交错的牺牲层和电介质层的电介质堆叠层。该方法还包括在电介质堆叠层的至少一侧上形成阶梯结构。该方法还包括形成垂直地延伸穿过阶梯结构的虚设沟道孔。该方法还包括在虚设沟道孔中形成虚设沟道结构。形成虚设沟道结构包括氧化由虚设沟道孔暴露的至少一个牺牲层的至少一部分。另外，该方法包括通过用导电层替换阶梯结构中的牺牲层来在阶梯结构中形成交错的导电层和电介质层。

附图说明

并入本文并形成说明书的一部分的附图示出了本公开的实施例，并且附图与说明书一起进一步用于解释本公开的原理并且使相关领域中的技术人员能够制作和使用本公开。

图1示出了根据本公开的一些实施例的3D存储器件的截面图。

图2A-图2D示出了根据本公开的一些实施例的用于形成3D存储器件的虚设沟道结构的示例性制造工艺。

图3A-图3D示出了根据本公开的一些实施例的用于形成3D存储器件的示例性方法的流程图。

图4A-图4C示出了根据本公开的一些实施例的用于形成3D存储器件的另一示例性方法的流程图。

图5示出了根据本公开的一些实施例的具有改进的虚设沟道结构的阶梯结构的电子显微镜(EM)图像。

图6A-图6C示出了用于形成虚设沟道结构的常规制造工艺。

图7示出了坍塌阶梯结构的EM图像。

将参考附图描述本公开的实施例。

具体实施方式