[发明专利]层叠片式电子器件及其制作方法

说明书

一种层叠片式电子器件及其制作方法，该层叠片式电子器件包括层叠体、内部线圈、第一外部电极和第二外部电极，层叠体包括层叠设置的多个绝缘体层，层叠体具有层叠设置于多个绝缘体层之间的多层线圈图案，多个绝缘体层上设置有导电通孔，相邻层的线圈图案之间通过导电通孔电连接而构成内部线圈，第一外部电极和第二外部电极设置在层叠体的与层叠方向平行的底面上，第一外部电极和第二外部电极分别连接内部线圈的两端。该层叠片式电子器件在进行贴片安装时只需将层叠体的底面的外部电极与焊板连接，无需预留侧边爬锡空间，可显著节约电子器件贴片空间的占用面积，实现电子器件的高密度贴片，且内部线圈垂直于底部电极的结构有利于提升产品的Q值。

技术领域

本申请涉及电子器件，更具体而言，涉及一种层叠片式电子器件及其制作方法。

背景技术

近年来随着穿戴设备逐步形成气候，智能手环、蓝牙耳机等新兴设备已开始被人们接受，由于该类型设备体积较小且功能丰富，因此对电子元器件和电子电路的要求也越趋于小型化和高密度化。

随着智能手机的多功能化及人们对电池的高续航状态要求，留给元器件占用空间逐步减小。为满足客户需求，需要在有限的空间内配置大量的元器件，因此元器件的小型化和有限空间内器件高密度贴片是未来发展的必然趋势。

目前片式电感最小尺寸为公制0201水平，片式磁珠的最小尺寸为公制0402，就目前工艺而已，想要向更小尺寸发展，均需寻求新的技术突破。因此从元器件自身而言，元器件尺寸的缩小短时间相对困难，且缩小的空间也十分有限。

但为满足智能设备的小型化和多功能化需求，因此，考虑从元器件贴装密度着手，采用高密度贴片方式，提升空间利用率，减小元器件的空间占比，从而满足智能设备发展趋势。

常规电感、磁珠类具有内电极结构的元器件端头通常为“C”型端电极或者“L”型端电极。图1是常规“C”型外部电极元器件的结构示意图，其外部端电极结构13设置在元器件整个端头。图2是“L”型外部电极元器件的结构示意图，其外部端电极结构14设置在元器件的两个面。按照传统的外部端电极结构，产品贴片封装时，需预留焊锡爬锡空间，这会占用一定的电路板空间，影响到电路板的贴片密度。

以上背景技术内容的公开仅用于辅助理解本发明的发明构思及技术方案，其并不必然属于本专利申请的现有技术，在没有明确的证据表明上述内容在本专利申请的申请日已经公开的情况下，上述背景技术不应当用于评价本申请的新颖性和创造性。

发明内容

本发明的目的至少在于克服上述背景技术的缺陷，提供一种层叠片式电子器件及其制作方法，以节约器件贴片空间占用面积，实现高密度贴片，提高空间利用率。

为实现上述目的，本发明采用以下技术方案：

一种层叠片式电子器件，包括层叠体、内部线圈、第一外部电极和第二外部电极，所述层叠体包括层叠设置的多个绝缘体层，所述层叠体具有层叠设置于所述多个绝缘体层之间的多层线圈图案，所述多个绝缘体层上设置有导电通孔，相邻层的所述线圈图案之间通过所述导电通孔电连接而构成内部线圈，所述第一外部电极和第二外部电极设置在所述层叠体的与层叠方向平行的底面上，所述第一外部电极和所述第二外部电极分别连接所述内部线圈的两端。

进一步地，所述多个线圈图案彼此电连接而构成的所述内部线圈为螺旋线圈。

进一步地，所述绝缘体层包括多个第一绝缘层和多个第二绝缘层，所述第一绝缘层上具有所述线圈图案和所述导电通孔，而所述第二绝缘层上仅具有所述导电通孔而不具有所述线圈图案，所述第二绝缘层与所述第一绝缘层相间布置，相邻层的所述线圈图案之间通过所述第一绝缘层及所述第二绝缘层上的所述导电通孔电连接。