[发明专利]具有用于源选择栅极线的隔离结构的三维存储器件及用于形成其的方法

说明书

公开了三维(3D)存储器件及用于形成其的方法的实施例。在一个示例中，一种3D存储器件包括：衬底；位于所述衬底上的存储堆叠层；各自垂直地延伸穿过所述存储堆叠层的多个沟道结构；以及一个或多个隔离结构。所述存储堆叠层包括多个交织的导体层和电介质层。所述导体层中的朝向所述衬底的最外面的一个导体层是源选择栅极线(SSG)。每个隔离结构在平面图中围绕所述沟道结构中的至少一个沟道结构以便分隔所述SSG与所述至少一个沟道结构。

技术领域

本公开内容的实施例涉及三维(3D)存储器件及其制造方法。

背景技术

通过改进过程技术、电路设计、编程算法和制造过程将平坦存储单元缩放到更小的大小。然而，随着存储单元的特征大小逼近下限，平坦过程和制造技术变得富有挑战和代价高昂。因此，平坦存储单元的存储密度逼近上限。

3D存储架构可以解决平坦存储单元中的密度极限。3D存储架构包括存储阵列和用于控制去往和来自存储阵列的信号的外围器件。

发明内容

本文中公开了3D存储器件及其制造方法的实施例。

在一个示例中，一种3D存储器件包括：衬底；位于所述衬底上的存储堆叠层；各自垂直地延伸穿过所述存储堆叠层的多个沟道结构；以及一个或多个隔离结构。所述存储堆叠层包括多个交织的导体层和电介质层。所述导体层中的朝向所述衬底的最外面的一个导体层是源选择栅极线(SSG)。每个隔离结构在平面图中围绕所述沟道结构中的至少一个沟道结构以便分隔所述SSG与所述至少一个沟道结构。

在另一个示例中，一种3D存储器件包括：在平面图中安排在核心阵列区和边缘区中的多个沟道结构；以及在横向上跨所述核心阵列区和所述边缘区延伸的SSG。所述核心阵列区中的所述沟道结构中的至少一个沟道结构与所述SSG接触，并且所述边缘区中的所述沟道结构中的至少一个沟道结构是与所述SSG隔开的。

在又另一个示例中，公开了一种用于形成3D存储器件的方法。在衬底上形成SSG牺牲层。形成穿过所述SSG牺牲层的隔离结构。在所述SSG牺牲层和所述隔离结构上形成多个交织的字线电介质层和字线牺牲层。形成垂直地延伸穿过所述交织的字线电介质层和字线牺牲层以及所述隔离结构的第一沟道结构。用多个导体层替换所述字线牺牲层和所述SSG牺牲层以分别形成多个字线和SSG，以使得所述第一沟道结构通过所述隔离结构与所述SSG隔开。

在又另一个示例中，公开了一种用于形成3D存储器件的方法。在衬底上形成包括多个交织的电介质层和牺牲层的电介质堆叠层。所述牺牲层中的最下面的一个牺牲层被隔离结构穿透。形成各自垂直地延伸穿过所述电介质堆叠层进入所述衬底的多个沟道结构。所述沟道结构中的至少一个沟道结构延伸穿过所述隔离结构。通过分别用多个导体层替换所述牺牲层来用存储堆叠层替换所述电介质堆叠层，以使得所述至少一个沟道结构通过所述隔离结构与所述导体层中的最下面的一个导体层隔开。

附图说明

被并入本文并且构成本说明书的一部分的附图说明了本公开内容的实施例，并且与本说明书一起进一步用于阐述本公开内容的原理和使相关领域的技术人员能够制作和使用本公开内容。

图1说明了在形成3D存储器件时的中间结构的横截面的侧视图。

图2A和2B说明了在形成3D存储器件时的中间结构的横截面的平面图和侧视图。

图3说明了在形成根据本公开内容的一些实施例的具有用于SSG的隔离结构的3D存储器件时的中间结构的横截面的侧视图。

图4A说明了根据本公开内容的一些实施例的具有用于SSG的隔离结构的3D存储器件的横截面的侧视图。

图4B说明了根据本公开内容的一些实施例的具有用于SSG的隔离结构的3D存储器件的横截面的平面图。

图5A说明了根据本公开内容的一些实施例的具有用于SSG的另一个隔离结构的3D存储器件的横截面的侧视图。