[发明专利]用于3D NAND类型MFMIS FeFET以实现3D铁电非易失性数据存储的架构、方法和存储器单元

权利要求书

1.一种三维存储器，包括：

衬底；

形成在所述衬底上的交替的堆叠缓冲层和堆叠导体层的堆叠层；以及

形成在所述堆叠层中并且从所述堆叠层的顶表面沿深度方向延伸到所述衬底的顶表面的沟道，其中，所述沟道包括：

形成在所述沟道中的所述堆叠层的表面上的沟道绝缘体层；以及

形成在所述沟道绝缘体层的表面上的沟道半导体层，

其中，至少一个堆叠导体层包括：

第一金属区段；

第二金属区段；以及

位于所述第一金属区段与所述第二金属区段之间的铁电材料。

2.根据权利要求1所述的三维存储器，其中，所述第一金属区段具有沿所述深度方向的第一厚度，并且其中，所述第二金属区段具有沿所述深度方向的第二厚度，其中，所述第一厚度大于所述第二厚度。

3.根据权利要求2所述的三维存储器，其中，所述铁电材料在所述铁电材料与所述第一金属区段之间的界面处具有沿所述深度方向等于所述第一厚度的厚度。

4.根据权利要求3所述的三维存储器，其中，所述铁电材料被形成为覆盖所述第一金属区段以及所述堆叠缓冲层的与所述至少一个堆叠导体层相邻的表面中的每者并且具有凹陷的层，并且其中，所述第二金属区段形成在所述铁电材料的所述凹陷中。

5.根据权利要求1所述的三维存储器，其中，所述第二金属区段、所述铁电材料、所述第一金属区段、所述沟道绝缘体层和所述沟道半导体层被配置为形成场效应晶体管(FET)。

6.根据权利要求1所述的三维存储器，其中，所述沟道绝缘体层是二氧化硅层，并且其中，所述沟道半导体层是多晶硅层。

7.根据权利要求1所述的三维存储器，其中，所述第一金属区段和所述第二金属区段中的每一个包括铂铑合金层。

8.根据权利要求1所述的三维存储器，其中，所述铁电材料是锆钛酸铅(PZT)薄膜。

9.一种形成三维存储器的方法，包括：

在衬底的顶表面上形成交替的堆叠缓冲层和堆叠间隔体层的堆叠层；

在所述堆叠层中形成沟道，所述沟道从所述堆叠层的顶表面沿深度方向延伸到所述衬底的所述顶表面；

去除所述堆叠间隔体层的通过形成所述沟道而暴露的部分；

在所述堆叠间隔体层的暴露部分之上沉积第一金属层；

去除所述第一金属层的在所述沟道中的部分，以形成通过所述堆叠缓冲层间隔开的第一金属区段；

在所述沟道中的所述堆叠层的表面上沉积沟道绝缘体层；

在所述沟道绝缘体层的表面上沉积沟道半导体层；

从所述堆叠层去除所述堆叠间隔体层的剩余部分；

在所述第一金属区段之上沉积铁电材料区段；以及

在所述铁电材料区段之上沉积第二金属区段。

10.根据权利要求9所述的方法，其中，所述堆叠间隔体层是氮化物层，并且其中，通过使用热磷酸的湿法化学批量工艺来去除所述堆叠间隔体层的所述部分和所述剩余部分。

11.根据权利要求9所述的方法，其中，去除所述第一金属层的部分包括各向同性刻蚀工艺。

12.根据权利要求9所述的方法，其中，去除所述第一金属层的部分暴露所述沟道中的所述衬底的顶表面。

13.根据权利要求12所述的方法，其中，在所述衬底的所述顶表面之上沉积所述沟道绝缘体层，其中，所述方法还包括去除所述沟道绝缘体层的与所述衬底的所述顶表面接触的部分，以暴露所述衬底的所述顶表面，并且其中，在所述衬底的暴露的顶表面上进一步沉积所述沟道半导体层。

14.根据权利要求9所述的方法，还包括，在沉积所述沟道半导体层之后，用绝缘材料填充所述沟道的剩余空腔。