[发明专利]带有具有梅花形状的沟道结构的三维存储器件及用于形成其的方法

说明书

公开了三维(3D)存储器件及用于形成其的方法的实施例。在一个示例中，一种3D存储器件包括衬底和沟道结构，所述沟道结构在所述衬底之上垂直地延伸，并且具有在平面图中包括多个花瓣的梅花形状。所述沟道结构包括，在所述多个花瓣中的每个花瓣中的电荷捕获层、隧穿层、半导体沟道和沟道插塞。所述沟道插塞位于所述电荷捕获层、所述隧穿层和所述半导体沟道之上并且与之接触。

技术领域

本公开内容的实施例涉及三维(3D)存储器件及其制造方法。

背景技术

通过改进工艺技术、电路设计、编程算法和制造工艺将平坦存储单元缩放到更小的大小。然而，随着存储单元的特征大小逼近下限，平坦工艺和制造技术变得富有挑战和代价高昂。因此，平坦存储单元的存储密度逼近上限。

3D存储架构可以解决平坦存储单元中的密度极限。3D存储架构包括存储阵列和用于控制去往和来自存储阵列的信号的外围器件。

发明内容

本文中公开了3D存储器件及其制造方法的实施例。

在一个示例中，一种3D存储器件包括衬底和沟道结构，所述沟道结构在所述衬底之上垂直地延伸，并且具有在平面图中包括多个花瓣的梅花形状。所述沟道结构包括，在所述多个花瓣中的每个花瓣中的电荷捕获层、隧穿层、半导体沟道和沟道插塞，其中，所述沟道插塞位于所述电荷捕获层、所述隧穿层和所述半导体沟道之上并且与之接触。

在另一个示例中，一种3D存储器件包括：在平面图中遵循梅花形状的连续阻隔层、各自在横向上被设置在位于所述梅花形状的花瓣的相应顶点处的所述连续阻隔层的部分的上方的多个分离的电荷捕获层、各自在横向上被设置在位于所述梅花形状的所述花瓣的所述相应顶点处的所述多个分离的电荷捕获层中的相应电荷捕获层的上方的多个分离的隧穿层以及各自在横向上被设置在位于所述梅花形状的所述花瓣的所述相应顶点处的所述多个分离的隧穿层中的相应隧穿层的上方的多个分离的半导体沟道。

在仍然另一个示例中，公开了一种用于形成3D存储器件的方法。形成在衬底之上垂直地延伸并且在平面图中具有梅花形状的沟道孔。顺序地形成沿所述沟道孔的侧壁各自遵循所述梅花形状的阻隔层、电荷捕获层、隧穿层和半导体沟道层。在所述半导体沟道层上方形成保护层，以使得位于所述梅花形状的每个顶点处的所述保护层的顶点厚度大于位于所述梅花形状的边缘处的所述保护层的边缘厚度。移除位于所述梅花形状的所述边缘处的所述保护层的部分，以使得暴露位于所述梅花形状的所述边缘处的所述半导体沟道层的部分。移除位于所述梅花形状的所述边缘处的所述半导体沟道层的所暴露的部分、所述隧穿层的相对应的部分和所述电荷捕获层的相对应的部分以将所述半导体沟道层拆分成多个分离的半导体沟道、将所述隧穿层拆分成多个分离的隧穿层和将所述电荷捕获层拆分成多个分离的电荷捕获层。

在又另一个示例中，公开了一种用于形成3D存储器件的方法。形成在衬底之上垂直地延伸并且在平面图中具有梅花形状的沟道孔。形成遵循所述梅花形状的连续阻隔层。从外到内地在所述连续阻隔层的部分的上方形成多个分离的电荷捕获层、多个分离的隧穿层和多个半导体沟道，其中，所述电荷捕获层中的每个电荷捕获层、所述隧穿层中的每个隧穿层和所述半导体沟道中的每个半导体沟道被设置在所述梅花形状的相应顶点处。形成多个分离的沟道插塞，并且其各自被设置在所述多个分离的半导体沟道中的相应半导体沟道、所述隧穿层中的相应隧穿层和所述电荷捕获层中的相应电荷捕获层之上并且与之接触。

附图说明

被并入本文并且构成本说明书的一部分的附图说明了本公开内容的实施例，并且与本说明书一起进一步用于阐述本公开内容的原理和使相关领域的技术人员能够制作和使用本公开内容。

图1说明了具有环形沟道结构的3D存储器件的一个横截面的平面图和另一个横截面的俯视透视图。

图2A和2B说明了根据本公开内容的一些实施例的具有梅花形状的一个示例性沟道结构的横截面的平面图和一个横截面的侧视图。