[发明专利]用以提高2堆叠体3D PCM存储器的数据吞吐量的编程和读取偏置和访问方案

说明书

一种用于访问三维存储器的存储单元的方法，所述三维存储器包括多个底部单元块、多个顶部单元块、耦合至底部单元块的多条底部单元位线、耦合至顶部单元块的多条顶部单元位线以及多条字线，所述多条字线耦合至位于这些字线以下的底部单元块和位于这些字线以上的顶部单元块中的每者。该方法包括通过对一条字线、底部单元位线中的一条位线和顶部单元位线中的一条位线进行偏置来一次访问底部单元块的存储单元和顶部单元块的存储单元。

技术领域

概括地说，本公开内容涉及三维电子存储器，并且更具体地，涉及提高在三维交叉点存储器中的存储单元访问方案的吞吐量。

背景技术

通过改进工艺技术、电路设计、编程算法和制作工艺使平面存储单元缩小到了更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面加工和制作技术变得更加困难，而且成本更加高昂。因而，平面存储单元的存储密度接近上限。三维(3D)存储架构能够解决平面存储单元中的密度限制，并且用于访问三维(3D)存储架构的存储单元的偏置方案能够解决三维(3D)存储架构的吞吐量限制。

发明内容

所公开的三维存储器和偏置方案解决了现有技术的问题并且提供了更多益处。根据一方面，公开并且示出了一种用于3D X-Point存储器的分布式阵列和CMOS(互补金属氧化物半导体)架构。每个存储片(memory tile) 的字线(WL)和位线(BL)解码器被分解成各部分并且按照分布式模式布置。WL和BL解码器区域的中央被连接在字线和位线的中央。TCBL(顶部单元位线)块被偏移半个块，以在BCBL(底部单元位线)块之间与CMOS TCBL解码器发生连接。BCBL块、TCBL块和BCWL(底部单元字线)块被偏移以使面积利用率最大化。可以对选定WL和选定BL进行偏置以对位于该选定WL与BL之间的相交处的单元进行读取或编程，由此对BCBL 块和TCBL块中的每者进行每次一个单元的访问。因此，与现有技术系统相比极大地提高了阵列效率。

在另一方面当中，提供了一种用于访问三维存储器的存储单元的方法。该方法可以包括：通过对第一部分字线中的一条字线、第一部分底部单元位线中的一条位线以及第一部分顶部单元位线中的一条位线进行偏置来访问底部单元阵列的第一底部单元块的存储单元以及在底部单元阵列以上的顶部单元阵列的第一顶部单元块的存储单元；以及通过对第二部分字线中的一条字线、第二部分底部单元位线中的一条位线以及第二部分顶部单元位线中的一条位线进行偏置来访问底部单元阵列的从第一底部单元块偏移的第二底部单元块的存储单元以及顶部单元阵列的从第一顶部单元块偏移的第二顶部单元块的存储单元。

在一些示例中，可以同时访问第一底部单元块和第一顶部单元块的存储单元，并且可以同时访问第二底部单元块和第二顶部单元块的存储单元。

在一些示例中，访问单元块的至少一个单元可以包括将耦合至该至少一个单元的字线的电压提高到第一阈值以上并且将耦合至该至少一个单元的位线的电压降低到第二阈值以下。

在一些示例中，第一阈值可以处于大约5到20V之间，并且第二阈值可以处于大约-20到-5V之间。

在一些示例中，每个未偏置字线可以具有大约2V的电压，并且其中，每个未偏置位线可以具有大约2V的电压。

在一些示例中，访问存储块的至少一个单元可以包括使耦合至该存储块的每个未偏置字线的电压保持在第一未偏置电压值，并且使耦合至该存储块的每个未偏置位线的电压保持在第二未偏置电压值。

在一些示例中，第一未偏置电压值可以为大约2V，并且其中，第二未偏置电压值可以为大约2V。

在一些示例中，每个未偏置字线可以具有大约0V的电压，并且其中，每个未偏置位线可以具有大约0V的电压。

在一些示例中，访问存储单元可以包括从存储单元读取数据或者将数据编程至存储单元中的至少一者。