[发明专利]控制器、存储器件访问系统、电子设备和数据传输方法

权利要求书

1.一种用于与存储器件通信的控制器，其特征在于，包括：调度模块、至少一个重排序缓存和多个端口；

所述调度模块用于从所述存储器件获取数据；

所述重排序缓存用于将所述调度模块获取的数据进行重排序后传输至对应的端口；

所述端口用于将从所述重排序缓存获取的数据发送给对应的处理装置；

其中，所述多个端口中的至少两个端口复用一个重排序缓存。

2.据权利要求1所述的控制器，其特征在于，所述重排序缓存的个数为一个；

所述多个端口中的全部端口复用所述重排序缓存。

3.据权利要求1所述的控制器，其特征在于，所述重排序缓存的个数为至少两个；

所述多个端口中的部分端口复用其中一个重排序缓存，其它端口使用另外的重排序缓存。

4.据权利要求1所述的控制器，其特征在于，每个所述端口的输入位宽等于所述至少一个重排序缓存的合并位宽。

5.据权利要求1所述的控制器，其特征在于，所述重排序缓存具体用于：接收所述调度模块发送的数据，确定所述数据对应的端口，将所述数据按照重排序后的顺序发送给所述对应的端口。

6.据权利要求1所述的控制器，其特征在于，所述调度模块包括：

指令缓存，用于存储并分割读命令；

指令执行模块，用于向所述存储器件发送分割后的读命令，以使所述存储器件执行所述分割后的读命令；

仲裁模块，用于获取所述存储器件根据所述分割后的读命令返回的数据。

7.据权利要求6所述的控制器，其特征在于，所述存储器件的位宽为D，所述存储器件的突发长度为BL，所述指令缓存的深度为M；

所述重排序缓存的存储空间大小为M*BL*D；

其中，所述D、BL、M均为正整数。

8.据权利要求6所述的控制器，其特征在于，所述重排序缓存与所述仲裁模块连接；

所述重排序缓存的输入位宽大于所述仲裁模块的输出位宽。

9.根据权利要求6所述的控制器，其特征在于，所述重排序缓存包括至少一个重排序模块；

所述重排序模块的位宽相对于所述仲裁模块的位宽的倍数，乘以所述重排序模块的个数等于读命令包含的指令片段的个数。

10.据权利要求6所述的控制器，其特征在于，所述重排序缓存包括第一重排序模块和第二重排序模块；

所述第一重排序模块和所述第二重排序模块的位宽均为所述仲裁模块的输出位宽的2倍。

11.根据权利要求10所述的控制器，其特征在于，所述端口包括数据存储模块，所述数据存储模块与所述重排序缓存连接；

所述数据存储模块的输入位宽与所述重排序缓存的输出位宽相等，所述数据存储模块的输出位宽与所述处理装置的输入位宽相等。

12.根据权利要求11所述的控制器，其特征在于，所述端口包括数据存储模块和缓存存储模块；

所述数据存储模块用于与所述处理装置连接，所述数据存储模块的输出位宽等于所述处理装置的输入位宽；

所述数据存储模块与所述重排序缓存之间通过所述缓存存储模块连接，所述缓存存储模块的输入位宽等于所述重排序缓存的输出位宽，所述缓存存储模块的输出位宽等于所述数据存储模块的输入位宽。

13.根据权利要求12所述的控制器，其特征在于，所述缓存存储模块包括第一缓存存储模块和第二缓存存储模块。

14.根据权利要求13所述的控制器，其特征在于，所述第一缓存存储模块的输入位宽、所述第二缓存存储模块的输入位宽、所述第一重排序模块的输出位宽、所述第二重排序模块的输出位宽均相等。