[发明专利]半导体装置及其制造方法

说明书

在多个沟槽栅构造之间形成有体区域(3)，并且在体区域的一部分的表面部形成有第1杂质区域(4)。体区域具有第2导电型杂质浓度比该体区域高并且与上部电极(10)接触的第2导电型接触区域(3a)。第1杂质区域具有第1导电型杂质浓度比第1杂质区域高并且与上部电极接触的第1导电型接触区域(4a)。在体区域中的没有形成第1杂质区域的部分，没有形成第1导电型接触区域且形成有第2导电型接触区域，在第1杂质区域形成有接触沟槽(4b)，在接触沟槽内形成有第1导电型接触区域。

关联申请的相互参照

本申请基于2019年1月16日提出的日本专利申请第2019－5485号，这里通过参照而引用其记载内容。

技术领域

本发明涉及具备具有沟槽栅构造的沟槽型半导体开关元件的半导体装置及其制造方法。

背景技术

以往，已知具有沟槽型的MOSFET的半导体装置。在该半导体装置中，在形成于n⁺型基板之上的n^－型漂移层的表层部形成有多条以一个方向为长度方向的沟槽栅构造，在多条沟槽栅构造之间形成有p型体(body)层及n型源极区域。n型源极区域为沿着沟槽栅构造的长度方向排列有多个的结构。并且，在各n型源极区域的中央位置形成有n型接触区域，在位于各n型源极区域之间的p型体区域的中央位置形成有p型接触区域。

这里，p型接触区域及n型接触区域的构造采用了两种。一种是p型体区域及n型源极区域的表面被做成平面形状、在该平面上形成p型接触区域及n型接触区域的构造(以下称作第1构造)。此外，另一种是在p型体区域及n型源极区域的表面形成接触沟槽、在该接触沟槽内部形成p型接触区域及n型接触区域的构造(以下称作第2构造)(例如参照专利文献1)。

现有技术文献

专利文献

专利文献1：日本特开2013－84922号公报

发明内容

但是，在上述那样的构造的情况下，可知在哪种情况下都发生问题。

具体而言，在第1构造的情况下，产生使雪崩耐量下降的问题。在无钳位二极管的构造下将L负载进行了切换时，MOSFET进入雪崩动作。此时，通过雪崩击穿产生的电子被漏极电极抽走，空穴被源极电极抽走。但是，在第1构造的情况下，当被抽走的空穴穿过p型体区域时，使该区域的电位上升。因此，使雪崩耐量下降。

另一方面，在第2构造的情况下，发生在负载短路时无法减小饱和电流密度、使短路耐量下降的问题。为了使短路耐量提高，需要减小饱和电流密度。这能够通过将构成n型接触区域及p型接触区域的扩散层分割形成来应对。这里，饱和电流密度由n型接触区域的宽度决定。此外，由于对层间绝缘膜形成接触孔，以其为掩模形成接触沟槽及n型接触区域，所以成为在p型体区域侧的沟槽的侧面也形成有n型接触区域的构造。因此，在p型体区域中n型接触区域也成为电子的注入源，不再能够减小饱和电流密度，所以使短路耐量下降。

本发明的目的在于，提供能够得到雪崩耐量和短路耐量这双方的半导体装置及其制造方法。