[发明专利]用于共址计量的方法及系统

说明书

本文中呈现用于运用两个或多于两个测量子系统执行半导体结构的共址测量的方法及系统。为了实现足够小的测量盒大小，计量系统监测且校正每一计量子系统的测量点与计量目标的对准以实现每一计量子系统的所述测量点与所述计量目标的最大共址。另一方面，通过两个或多于两个计量子系统在相同晶片位置处以高处理量同时执行测量。此外，所述计量系统有效地解耦与每一测量子系统相关联的同时获取的测量信号。此最大化与通过两个或多于两个计量子系统同时测量相同计量相关联的信号信息。

技术领域

所描述的实施例涉及计量系统及方法，且更特定来说涉及用于改进半导体结构的测量的方法及系统。

背景技术

通常通过应用于样品的一序列处理步骤来制作半导体装置，例如逻辑及存储器装置。通过这些处理步骤来形成半导体装置的各种特征及多个结构层级。例如，光刻尤其为一种涉及在半导体晶片上产生图案的半导体制作过程。半导体制作过程的额外实例包含(但不限于)化学机械抛光、蚀刻、沉积及离子植入。可在单个半导体晶片上制作多个半导体装置，且接着将其分离成个别半导体装置。

在半导体制作过程期间的各个步骤使用计量过程来检测晶片上的缺陷以促成较高良率。光学计量技术提供高处理量的可能而没有样本破坏的风险。通常使用若干基于光学计量的技术(包含散射测量及反射测量实施方案)及相关联分析算法来特性化纳米级结构的临界尺寸、膜厚度、组合物、叠加及其它参数。

通常使用多种计量技术循序地执行对所关注结构的测量以增加测量准确度及精度。在一些实例中，光谱椭偏测量(SE)及光谱反射测量(SR)系统执行对定位于半导体衬底上的相同计量目标的循序测量。为了使用不同测量子系统执行对计量目标的循序测量，每一子系统在测量时必须与计量目标对准。此可通过以下步骤实现：定位晶片使得计量目标与一个测量子系统对准，用所述子系统执行测量，接着重新定位晶片使得相同计量目标与另一测量子系统对准。此方法在高处理量计量设置中是不理想的，因为多步骤移动消耗过量时间。为了避免此问题，在一些实例中，使多个计量系统(例如SE系统及SR系统)的测量光束共址于相同计量目标上。在此方法中，在未通过晶片定位系统对衬底进行干预移动(例如，晶片载物台移动)的情况下获取SE测量及SR测量两者。

尽管SR及SE测量光束的共址提高总测量处理量，但测量系统漂移(例如，归因于温度漂移)引入半导体衬底上的SR测量位置及SE测量位置的重叠的误差。为了减小这些误差，必须周期性地校准SR及SE测量系统以重新定位SR及SE测量光束入射于半导体晶片上的位置，使得其实现最大共址。

目前，手动监测及调整SR及SE测量点相对于计量目标的定位。在一些实例中，人类操作者检查由SR及SE测量系统收集的计量目标的场图像，且调整SR及SE测量系统以将所关注计量目标分别置于SR及SE测量系统的视场中心。使用手动技术及足够长的循环时间，可能以大约10微米或更小的准确度实现SR及SE测量光束的定位的共址。不幸的是，归因于系统漂移及其它因素，SE及SR测量光束的定位的共址通常随时间降级。针对小尺寸计量目标(例如，具有15微米到30微米的横向范围的计量目标)，手动对准变得非常耗时且困难。此限制准确地特性化样本所需的多个计量系统(例如组合SE及SR系统)的处理量。

总而言之，特征大小的不断缩减及结构特征的深度增加将困难的要求加诸于光学计量系统。光学计量系统必须在高处理量下满足日益复杂的目标的高精度及准确度要求，以保持成本效益。在此上下文中，多个测量子系统收集数据的速度已成为光学计量系统设计中的重要因素。因此，期望克服这些限制的经改进计量系统及方法。

发明内容

本文中提出用于运用两个或多于两个测量子系统执行半导体结构的共址测量的方法及系统。为了实现足够小的测量盒大小，计量系统监测且校正每一计量子系统的测量点与计量目标的对准以实现每一计量子系统的所述测量点与所述计量目标的最大共址。一般来说，两个或多于两个测量子系统对半导体结构的测量的自动化共址实现改进的测量准确度及处理量、改进的测量子系统匹配、改进的工具对工具匹配、制作设施处的更快速工具安装及对准，及编程维护之间的延长的时间(即，较少工具当机时间)。