[发明专利]具有处理流水线的乘法器-累加器电路系统以及操作该电路系统的方法

权利要求书

1.一种集成电路，包括：

存储器，用于存储图像数据和滤波器权重；

多个乘法-累加器执行流水线，每个乘法-累加器执行流水线包括乘法-累加器电路系统且耦接到所述存储器以接收(i)图像数据和(ii)滤波器权重，其中每个乘法-累加器执行流水线经由多个乘法和累加操作使用关联的滤波器权重来处理所述图像数据；

其中，在操作中，所述多个乘法-累加器执行流水线中的每个乘法-累加器执行流水线的乘法-累加器电路系统接收不同的图像数据集合，其中每个集合包括多个图像数据，并且使用与接收的图像数据集合关联的滤波器权重、经由与其他乘法-累加器执行流水线的乘法-累加器电路系统并行地执行多个乘法和累加操作来处理与之关联的图像数据集合，从而生成输出数据；以及

其中，每个图像数据集合包括与从其生成的输出数据相关的图像的所有。

2.根据权利要求1所述的集成电路，其中：

所述存储器将每个图像数据集合的多个图像数据存储为二维阵列的图像数据。

3.根据权利要求1所述的集成电路，其中：

每个图像数据集合的图像数据是与所述输出数据相关的所有图像数据，所述输出数据与该图像数据集合关联。

4.根据权利要求1所述的集成电路，其中：

所述存储器将所述滤波器权重存储为二维阵列的滤波器权重。

5.根据权利要求1所述的集成电路，其中：

所述存储器包括存储所述图像数据的第一存储器和存储所述滤波器权重的第二存储器，并且其中所述第一存储器将包括多个图像数据的每个集合存储为二维阵列的图像数据。

6.根据权利要求5所述的集成电路，其中：

所述存储器包括存储每个图像数据集合的第一存储器和存储所述滤波器权重的第二存储器，并且其中所述第二存储器将与每个图像数据集合关联的滤波器权重存储为二维阵列的滤波器权重。

7.一种集成电路，包括：

存储器，用于存储图像数据和滤波器权重；

多个乘法-累加器执行流水线，每个乘法-累加器执行流水线耦接到所述存储器以接收(i)图像数据和(ii)滤波器权重，其中每个乘法-累加器执行流水线包括经由多个乘法和累加操作使用关联的滤波器权重来处理所述图像数据的乘法-累加器电路系统；

第一转换电路系统，耦接到所述存储器和所述多个乘法-累加器执行流水线中每个的输入，以接收所述图像数据、将所述图像数据转换为Winograd格式以及将Winograd图像数据集合输出到所述多个乘法-累加器执行流水线中的每个；

其中，在操作中，每个乘法-累加器执行流水线的乘法-累加器电路系统被配置为：(i)从所述第一转换电路系统接收Winograd图像数据集合，以及(ii)使用与Winograd图像数据集合关联的滤波器权重、经由执行多个乘法和累加操作来处理Winograd图像数据集合，以及(iii)生成与Winograd图像数据集合相对应的输出数据；以及

第二转换电路系统，耦接到所述乘法-累加器执行流水线的每个的输出，以：(i)从每个乘法-累加器执行流水线的乘法-累加器电路系统接收所述输出数据，以及(ii)将所述输出数据转换为非Winograd格式。

8.根据权利要求7所述的集成电路，其中：

所述存储器将所述图像数据存储为多个二维M×M阵列的图像数据。

9.根据权利要求8所述的集成电路，其中：

所述第一转换电路系统将所述图像数据从多个二维M×M阵列的图像数据转换为多个N×N阵列的图像数据，其中N和M是整数并且N大于M。

10.根据权利要求7所述的集成电路，还包括：

第三转换电路系统，耦接到所述存储器和多个乘法-累加器执行流水线，以：(i)从存储器接收滤波器权重，(ii)将所述滤波器权重转换为Winograd格式，以及(iii)将Winograd格式的滤波器权重输出到多个乘法-累加器执行流水线。