[发明专利]处理输入/输出存储指令

权利要求书

1.一种用于处理输入/输出存储指令(30)的数据处理系统(210)，包括：

通过输入/输出总线控制器(20)通信地耦合到至少一个输入/输出总线(22)的系统嵌套(18)，

还至少包括

数据处理单元(216)，其包括内核(12)、系统固件(10)和异步内核-嵌套接口(14)，

其中，所述数据处理单元(216)经由聚合缓冲区(16)通信地耦合到所述系统嵌套(18)，

其中，所述系统嵌套(18)被配置以异步地从通信地耦合到所述输入/输出总线(22)的至少一个外部设备(214)加载数据和/或将数据存储到所述至少一个外部设备(214)，

其中，所述异步内核-嵌套接口(14)包括具有多个输入/输出状态缓冲区(24)的输入/输出状态阵列(44)和阵列管理和访问逻辑(46)，

其中，所述系统固件(10)包括重试缓冲区(52)，所述内核(12)包括分析和重试逻辑(54)，

并且其中

(i)在所述数据处理系统(210)上运行的操作系统，发布所述输入/输出存储指令(30)，其至少指定具有通过地址的偏址、要传送的数据和/或指向要传送的数据的指针以及所述数据的长度的输入/输出函数；

(ii)所述数据处理单元(216)被配置以通过在所述输入/输出存储指令(30)中指定的所述地址来识别所述输入/输出函数；

(iii)所述数据处理单元(216)被配置以验证在地址空间上和在客户机实例级别上是否允许访问所述输入/输出函数，所述客户机在所述数据处理系统(210)上运行；

(iv)所述数据处理单元(216)被配置以在所述系统嵌套(18)中所述输入/输出存储指令(30)的执行完成之前完成所述输入/输出存储指令(30)；

(v)所述系统固件(10)被配置得如果在所述输入/输出存储指令(30)的所述异步执行期间由所述数据处理单元(216)检测到错误，则通过中断来通知所述操作系统；

(vi)所述分析和重试逻辑(54)分别检测错误，硬件确保所述存储指令(30)尚未被转发到输入/输出总线(22)；

(vii)所述重试缓冲区(52)保存存储信息，用于在系统硬件/固件(50)中执行存储指令(30)的重试；

(viii)所述分析和重试逻辑(54)分析错误并检查重试可能性；

(ix)所述分析和重试逻辑(54)触发重试。

2.根据权利要求1所述的数据处理系统，其中，所述分析和重试逻辑(54)计算重试错误的数量，检查错误检测的阈值，并向所述操作系统报告失败的重试次数。

3.根据权利要求1或2所述的数据处理系统，所述聚合缓冲区(16)通过异步总线(38)通信地耦合到所述异步内核-嵌套接口(14)。

4.根据在前权利要求中任一项所述的数据处理系统，其中，如果数据的长度超过8字节，数据可以由所述输入/输出存储指令(30)通过具有早期完成消息的异步传输机制在多个数据包中传输到所述聚合缓冲区(16)，否则，在一个数据包中传输数据。

5.根据在前权利要求中任一项所述的数据处理系统，所述系统固件(10)包括用于处理所述输入/输出存储指令(30)的异步输入/输出驱动程序代码(32)。

6.根据权利要求5所述的数据处理系统，所述内核(12)包括异步设置代码(34)，用于处理对所述异步输入/输出驱动程序代码(32)的状态信息的存储器要求。

7.根据在前权利要求中任一项所述的数据处理系统，所述异步内核-嵌套接口(14)包括异步内核-嵌套接口转发组件(36)，用于转发本地完成的数据。

8.根据在前权利要求中任一项所述的数据处理系统，所述聚合缓冲区(16)包括早期完成逻辑(26)，用于在发送请求之后传送空闲供重用消息。