[发明专利]具有可变存取粒度的存储器

权利要求书

1.一种集成电路存储器组件，包括：

第一数据接口，经由N个外部信令链路并行地发送多达N个比特串行数据信号；

控制电路装置：

接收第一列存取命令作为第一存储器读取事务的一部分，所述第一列存取命令标识第一量的数据；

响应于所述第一列存取命令，使所述第一数据接口能够通过所述N个外部信令链路，将所述第一量的数据作为N个并行比特串行数据信号发送；

接收第二列读命令作为第二存储器读取事务的一部分，所述第二列读命令标识第二量的数据，所述第二量的数据由不超过所述第一量的数据的一半的数据比特构成；以及

响应于所述第二列读命令，使所述第一数据接口能够通过所述N个外部信令链路中的M个外部信令链路，将所述第二量的数据作为M个并行比特串行数据信号发送，其中M小于N。

2.根据权利要求1所述的集成电路存储器组件，其中所述第一量的数据由第一数量(Q1)的比特构成，并且所述第二量的数据由第二数量(Q2)的比特构成，其中Q2＝Q1/(N/M)，其中‘/’表示除法。

3.根据权利要求1所述的集成电路存储器组件，其中接收所述第一列读命令和所述第二列读命令的所述控制电路装置包括命令/地址接口，以：

接收第一列读命令码和第一列地址值作为所述第一列读命令，所述第一列地址值唯一标识所述第一量的数据，以及

接收第二列读命令码和第二列地址值作为所述第二列读命令，所述第二列地址值唯一标识所述第一量的数据，所述第二列地址值具有比所述第一列地址值更多的组成比特。

4.根据权利要求3所述的集成电路存储器组件，其中所述第二列地址比所述第一列地址多包括log₂(N/M)个比特。

5.根据权利要求3所述的集成电路存储器组件，其中所述第一列读命令码和所述第二列读命令码的一个或多个组成比特的状态彼此不同。

6.根据权利要求5所述的集成电路存储器组件，其中所述第二列读命令码内的所述一个或多个组成比特的所述状态指示：所述第二列地址将具有比由所述第二列读命令码内的所述一个或多个组成比特的不同状态所指示的更多的比特。

7.根据权利要求1所述的集成电路存储器组件，还包括第二数据接口，以经由N个外部信令链路并行地发送多达N个比特串行数据信号，该N个外部信令链路不同于所述第一数据接口将多达N个比特串行数据信号发送到其上的所述N个外部信令链路。

8.根据权利要求1所述的集成电路存储器组件，其中接收所述第一列存取命令和所述第二列存取命令并使所述第一数据接口能够发送所述第一量的数据和所述第二量的数据的所述控制电路装置包括：第一命令/地址电路装置，所述集成电路组件还包括第二命令/地址电路装置，以：

接收第三列存取命令作为第三存储器读取事务的一部分，所述第三列存取命令标识第三量的数据；

响应于所述第三列存取命令，使第二数据接口能够通过所述第二数据接口要被耦合到的N个外部信令链路，将所述第三量的数据作为N个并行比特串行数据信号发送；以及

接收第四列读命令作为第四存储器读取事务的一部分，所述第四列读命令标识第四量的数据，所述第四量的数据由不超过所述第三量的数据的一半的数据比特构成；以及

响应于所述第四列读命令，使所述第二数据接口能够通过所述第二数据接口要被耦合到的所述N个外部信令链路，将所述第四量的数据作为M个并行比特串行数据信号发送。