[发明专利]在背侧电力输送中替换埋式电力轨

说明书

本披露内容的各方面提供了一种用于制造半导体器件的方法。该方法包括：通过从与衬底的第二侧相反的该衬底的第一侧进入，在该衬底上形成虚拟电力轨。进一步地，该方法包括：通过进入该衬底的第一侧，在该衬底上形成晶体管器件和第一布线层。这些虚拟电力轨被定位于该衬底的第一侧的这些晶体管器件的水平下方。然后，该方法包括：通过从与该衬底的第一侧相反的该衬底的第二侧进入，用导电电力轨来替换这些虚拟电力轨。

相关申请的交叉引用

本申请要求于2019年2月19日提交的美国临时申请号62/807,451“ReplacementBuried Power-Rail in Backside Power Delivery[在背侧电力输送中替换埋式电力轨]”的优先权权益，该美国临时申请通过援引以其全文并入本文。

技术领域

本披露内容描述了总体上涉及半导体器件和制作工艺的实施例。

背景技术

从历史上看，在半导体行业中，已经在一个平面上创建晶体管，并在上方形成布线/金属化，并且因此，这被表征为二维(2D)电路或2D制造。微缩工作大大增加了2D电路中每单位面积晶体管的数量。由于传统的2D微缩显示出投资回报率正在迅速下降，因此半导体行业正在寻找第3维度，以保持节点与节点之间在功率-性能-面积-成本(PPAC)方面的改进。利用竖直轴线来提高晶体管密度的一种非常有前景的方法是被称为互补FET(CFET)的新器件架构。在CFET方法中，具有N型器件和P型器件的逻辑单元基本上是折叠的，使得这两个器件中的一个器件(比如P型器件)被设置在这两个器件中的另一器件(比如N型器件)之上，同时这两个器件共享公共栅极。

发明内容

本披露内容涉及结合了鳍式场效应晶体管(FINFET)、纳米线、纳米片或互补堆叠纳米线和/或纳米片的存储器和逻辑两者的器件制造。在标准逻辑单元内，到器件(例如，晶体管)的电力通过电力轨被供应给源极/漏极接触件，这些电力轨连接至后段制程(BEOL)金属层中的其余电力输送网络(PDN)。通常，电力轨沿通常被称为东西取向的取向跨相邻的单元延伸。由于电力轨需要向多个单元供应电力，因此与在这些单元内使用的标准路由轨道/信号线相比，这些电力轨经常以大得多的尺寸(例如，更大的宽度)来实施。通常，电力轨相较于正常路由线路的尺寸差异可能高达3倍到4倍，因此电力轨在单元设计内占用了大量面积。电力轨需要较大的临界尺寸来保持整个轨的充足电阻，从而保持充足的电力分配目标，该电力分配目标包括IR降和器件内需要向电力轨供电的频率。

已经设计了一种方法，通过使电力轨的尺寸更深(例如，具有更高的纵横比)来减小电力轨的横向尺寸(宽度)，以便在有效保持电力轨中的金属总体积不变或增加的同时实现更小的自上而下的截面(例如，更小宽度的金属线)。纵横比的提高提供了整个电力轨的更低电阻，这提供了保持改善的IR降的能力并且减小了需要向电力轨供电的频率。在最低的金属层面中单纯提高电力轨的纵横比通常很困难，因为这将促使纵横比更大的过孔将信号线连接至器件(例如，更高的过孔电阻)，或者将要求信号线也具有类似的纵横比，而这将会造成BEOL中轨道之间的电容增加。一种方法包括将电力轨“埋入”或定位于物理器件(例如，晶体管)下方，其中，电力轨的纵横比可以独立于BEOL中的信号线而增加，这提供了一种显著降低整个电力轨的电阻而不会对BEOL中的过孔电阻或电容产生任何负面影响的手段。在该方法中，通过自下而上的方法而不是通过常规布线结构向金属接触件供应电力，该常规布线结构的电力轨被定位成与晶体管单元处于同一平面或在其上方。

将电力轨定位于或埋入物理器件下方使得单元面积减小。例如，在标准单元布局库中，通常将这些单元实现为高度固定、宽度可变的单元。固定的高度使得这些单元能够成行放置，并且简化了自动布局设计的工艺。行方向是被称为东西取向的取向，而与东西取向垂直的方向则被称为北南取向。根据该命名惯例，M0通常将包含在东西取向上延伸的线路，而M1将具有在北南取向上延伸的线路。后续的金属层将相对于前面的金属层垂直延伸。