[发明专利]具有可配置内部错误校正模式的存储器装置

说明书

本申请案是针对具有可配置内部错误校正模式的存储器装置。举例来说，主机装置可指示存储器系统将使用一或多个通信(例如，消息)实施单错误校正双错误检测(SECDED)操作。在另一实例中，所述存储器系统可经硬连线以针对某些选项执行SECDED。所述存储器系统可调适与单错误校正(SEC)操作相关联的电路系统以在不明显地影响裸片大小的情况下实施SECDED操作。为了使用SEC电路系统实施SECDED操作，所述存储器系统可包含一些额外电路系统以改变所述SEC电路系统的用途以用于SECDED操作。

交叉引用

本专利申请案要求2020年2月18日由沙佛(Schaefer)等人申请的标题为“具有可配置内部错误校正模式的存储器装置(MEMORY DEVICE WITH CONFIGURABLE INTERNALERROR CORRECTION MODES)”的第PCT/US2020/018672号PCT申请案(其要求2020年2月17日由沙佛等人申请的标题为“具有可配置错误校正模式的存储器装置(MEMORY DEVICE WITHCONFIGURABLE ERROR CORRECTION MODES)”的第16/792,820号美国专利申请案的优先权)和2019年2月19日由沙佛等人申请的标题为“具有可配置错误校正模式的存储器装置(MEMORY DEVICE WITH CONFIGURABLE ERROR CORRECTION MODES)”的第62/807,520号美国临时专利申请案的优先权，所述申请案中的每一者让与给本受让人且明确地以引用方式并入本文中。

技术领域

技术领域涉及具有可配置内部错误校正模式的存储器装置。

背景技术

下文大体上涉及一种存储器系统，且更具体地说，涉及具有可配置内部错误校正模式的存储器装置。

存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等的各种电子装置中。通过对存储器装置的不同状态进行编程来存储信息。举例来说，二进制装置最经常存储两个状态中的一个，经常由逻辑1或逻辑0表示。在其它装置中，可存储两个以上状态。为了存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存取信息，装置的组件可对存储器装置中的状态进行写入或编程。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可为易失性或非易失性的。非易失性存储器，例如FeRAM，可维持其所存储的逻辑状态很长一段时间，即使无外部电源存在也是这样。易失性存储器装置(例如，DRAM)除非被外部电源周期性地刷新，否则可随时间推移而丢失其存储的状态。

在一些情况下，存储器装置(例如，DRAM装置)可从外部装置(例如，主机装置)接收命令或数据。在一些情况下，可能会将错误引入到在内部存储于存储器装置中的数据中。

发明内容

描述一种方法。所述方法可包含：识别经配置以用于以用于执行至少一个单错误校正(SEC)操作的第一模式和用于执行单错误校正双错误检测(SECDED)操作的第二模式操作的存储器装置正以所述第二模式操作；由以所述第二模式操作的所述存储器装置经由通道接收数据；由所述存储器装置至少部分地基于经由所述通道接收所述数据而使用所述SECDED操作确定与所述数据相关联的错误检测信息；将所述数据和所述错误检测信息存储在存储器单元阵列中；从所述存储器单元阵列检索所述数据和所述错误检测信息；以及至少部分地基于所述存储器装置正以所述第二模式操作而使用从所述存储器单元阵列检索的所述错误检测信息对从所述存储器单元阵列检索的所述数据执行所述SECDED操作。