[发明专利]用于校准时间交错模数转换器中的斩波开关失配的电路

权利要求书

1.一种用于模数转换的装置，包括：

多个通道，每个通道包括：

模数转换器(ADC)；

开关，被配置为向所述ADC提供差分输入信号；

校准器件，耦合到所述ADC的输出；

乘法器，耦合到所述校准器件的输出；以及

伪随机位序列(PRBS)电路，被配置为向所述开关、所述校准器件和所述乘法器提供伪随机数；

增益校准电路，包括耦合到所述多个通道中的每个通道中的所述校准器件的输入；以及

时间偏斜校准电路，耦合到所述增益校准电路，并且被配置为至少部分地基于所述差分输入信号和所述伪随机数来提供输出信号。

2.根据权利要求1所述的装置，其中以下至少一项：

所述开关包括斩波电路，所述斩波电路被配置为基于所述伪随机数对所述差分输入信号进行加扰；

所述开关被配置为基于所述伪随机数将所述差分输入信号的正分量和负分量交替耦合到所述ADC的反相输入和同相输入；或者

所述时间偏斜校准电路耦合到所述增益校准电路和所述多个通道中的每个通道中的所述PRBS电路。

3.根据权利要求1所述的装置，其中所述校准器件包括：

解复用器，包括耦合到所述ADC的所述输出的输入、用于接收所述伪随机数的控制端子、和多个输出；

复用器，包括多个输入、用于接收所述伪随机数的控制端子和耦合到所述乘法器的输出；以及

第一偏移校准电路和第二偏移校准电路，彼此并联耦合在所述解复用器的所述多个输出与所述复用器的所述多个输入之间。

4.根据权利要求3所述的装置，其中所述解复用器和所述复用器被配置为：

基于所述伪随机数的第一值来路由从所述ADC输出的数字信号通过所述第一偏移校准电路；以及

基于所述伪随机数的第二值来路由从所述ADC输出的数字信号通过所述第二偏移校准电路。

5.根据权利要求3所述的装置，其中所述开关包括斩波电路，所述斩波电路包括多个直通开关和多个斩波开关，其中：

所述第一偏移校准电路被配置为去除与所述直通开关相关联的偏移并且去除所述ADC的偏移；以及

所述第二偏移校准电路被配置为去除与所述斩波开关相关联的偏移并且去除所述ADC的偏移。

6.根据权利要求1所述的装置，还包括：

控制电路，被配置为至少部分地基于由所述时间偏斜校准电路生成的控制信号来调节提供给所述多个通道的时钟信号。

7.一种集成电路，包括：

模拟电路，被配置为生成差分输入信号；以及

模数转换器(ADC)电路，包括多个通道，每个通道包括：

ADC，包括反相输入端子、同相输入端子和一个或多个输出；

伪随机位序列(PRBS)电路，被配置为生成伪随机数；

斩波电路，被配置为基于所述伪随机数将所述差分输入信号的正分量和负分量交替耦合在所述ADC的所述反相输入端子和所述同相输入端子之间；

校准器件，耦合到所述ADC的所述一个或多个输出并且响应于所述伪随机数；以及

乘法器，耦合到所述校准器件并且响应于所述伪随机数。

8.根据权利要求7所述的集成电路，还包括：

增益校准电路，耦合到所述多个通道中的每个通道中的所述校准器件的输出；以及

时间偏斜校准电路，耦合到所述增益校准电路，并且包括用于提供指示所述差分输入信号的数字输出信号的输出。

9.根据权利要求8所述的集成电路，其中以下至少一项：

所述时间偏斜校准电路还包括输入，所述输入耦合到所述多个通道中的每个通道中的所述PRBS电路；

所述集成电路还包括控制电路，所述控制电路被配置为至少部分地基于由所述时间偏斜校准电路生成的控制信号来调节提供给所述多个通道的时钟信号；或者

所述斩波电路被配置为至少部分地基于所述伪随机数对所述差分输入信号进行加扰。