[发明专利]沉积掩模、及制造和使用沉积掩模的方法在审
申请号: | 202080017200.1 | 申请日: | 2020-02-20 |
公开(公告)号: | CN113490762A | 公开(公告)日: | 2021-10-08 |
发明(设计)人: | 凯文·莫雷斯;亚历山大·N·勒纳 | 申请(专利权)人: | 应用材料公司 |
主分类号: | C23C14/04 | 分类号: | C23C14/04;C23C16/04;C23C14/12;H01L51/00 |
代理公司: | 北京律诚同业知识产权代理有限公司 11006 | 代理人: | 徐金国;赵静 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 沉积 制造 使用 方法 | ||
1.一种用于形成沉积掩模的方法,所述方法包含以下步骤:
在基板上沉积掩模层;
穿过所述掩模层图案化多个掩模开口;及
移除所述基板的中央部分以限定穿过所述基板的周边部分的基板开口,具有穿过所述掩模层的所述掩模开口的所述掩模层延伸跨越所述基板开口。
2.根据权利要求1所述的方法,其中穿过所述掩模层的所述掩模开口具有相应的所述掩模开口的深度与相应的所述掩模开口的宽度的比率,所述比率是1:1或更小。
3.根据权利要求1所述的方法,其中所述掩模层利用拉应力来沉积。
4.根据权利要求1所述的方法,进一步包含以下步骤:
在所述基板上沉积第一保护层,所述掩模层被沉积在所述第一保护层上;
在所述掩模层上沉积第二保护层,所述掩模开口穿过所述第一保护层和所述第二保护层被图案化;及
移除所述第一保护层和所述第二保护层的部分。
5.根据权利要求1所述的方法,进一步包含以下步骤:
在所述掩模层上沉积间隔层;及
将所述间隔层图案化为间隔元件,在所述掩模开口的群组之间限定有划线区域,所述间隔元件沿着所述划线区域的至少一些划线区域。
6.根据权利要求1所述的方法,进一步包含以下步骤:
在所述掩模层上并在所述基板开口中形成支撑矩阵,在所述掩模开口的群组之间限定有多个划线区域,所述支撑矩阵沿着所述划线区域的至少一些划线区域并接触所述基板的所述周边部分。
7.根据权利要求1所述的方法,其中在所述基板上沉积所述掩模层的步骤包括以下步骤:
在所述基板上沉积第一导电掩模层;
在所述第一导电掩模层上沉积绝缘掩模层;及
在所述绝缘掩模层上沉积第二导电掩模层。
8.根据权利要求7所述的方法,其中穿过所述掩模层图案化所述掩模开口的步骤包括以下步骤:
穿过所述第二导电掩模层图案化多个第一沟槽;及
通过所述基板开口,穿过所述第一导电掩模层图案化多个第二沟槽,至少所述第一沟槽、所述第二沟槽或它们的组合穿过所述绝缘掩模层,且所述第一沟槽和所述第二沟槽的交叉形成所述掩模开口。
9.根据权利要求1所述的方法,进一步包含以下步骤:
将载体框架附接到所述掩模层和所述基板,所述载体框架的外框架包围所述基板的所述周边部分。
10.一种半导体处理结构,包含:
沉积掩模,包含:
环形基板,所述环形基板具有穿过所述环形基板的基板开口;及
掩模层,所述掩模层位于所述环形基板上并延伸跨越所述基板开口,所述掩模层具有穿过所述掩模层并在所述基板开口内对准的多个掩模开口。
11.根据权利要求10所述的半导体处理结构,其中穿过所述掩模层的所述掩模开口具有相应的所述掩模开口的深度与相应的所述掩模开口的宽度的比率,所述比率是1:1或更小。
12.根据权利要求10所述的半导体处理结构,其中所述沉积掩模进一步包含位于所述掩模层上的、在与所述环形基板相对的间隔元件,在所述掩模开口的群组之间限定有划线区域,所述间隔元件沿着所述划线区域的至少一些划线区域。
13.根据权利要求10所述的半导体处理结构,其中所述沉积掩模进一步包含位于所述掩模层上并位于所述基板开口中的支撑矩阵,在所述掩模开口的群组之间限定有多个划线区域,所述支撑矩阵沿着所述划线区域的至少一些划线区域并接触所述环形基板。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于应用材料公司,未经应用材料公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202080017200.1/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类