[发明专利]低功率处理器状态的自主核心周界

权利要求书

1.一种多核心处理器，包括：

两个或更多个核心，每个核心包括微控制器并且耦合到自主核心周界逻辑；以及

与每个自主核心周界逻辑通信的电路，适于基于接收到将所述处理器置于低功率状态中的信号而进行以下操作：

将所述两个或更多个核心中的至少一者的微控制器停机，

从所述两个或更多个核心中的第一核心的微控制器保存固件代码，并且

从所述两个或更多个核心中的每一者的微控制器保存状态信息；并且

其中所述电路还适于基于接收到使所述处理器从所述低功率状态返回的信号而进行以下操作：

将所述固件代码恢复到所有所述核心；并且

将相应的状态信息恢复到每个核心。

2.如权利要求1所述的处理器，其中，所述电路与存储器单元通信，并且将所述固件代码和状态信息存储到所述存储器单元。

3.如权利要求2所述的处理器，其中，所述电路通过管芯内接口与所述存储器单元通信。

4.如权利要求3所述的处理器，其中，所述电路还利用气泡生成先进先出(FIFO)结构与所述存储器单元通信。

5.如权利要求1所述的处理器，其中，所述电路包括功率管理代理。

6.如权利要求1-5中的任一项所述的处理器，其中，所述自主核心周界逻辑包括架构接口逻辑。

7.如权利要求1-5中的任一项所述的处理器，其中，在所述固件代码和相应的状态信息已被保存之后，所述电路重新继续所述微控制器。

8.如权利要求1-5中的任一项所述的处理器，其中，所述处理器包括片上系统(SoC)。

9.一种非暂态计算机可读介质(CRM)，包含可由处理器中的电路执行的指令，所述指令当被执行时使得所述电路：

将核心周界逻辑中所包含的微控制器停机，所述核心周界逻辑与多个处理核心中的第一处理核心相关联，其中所述多个处理核心中的每一者与核心周界逻辑相关联并且共享共同的微控制器固件代码；

从所述周界逻辑的微控制器保存状态信息；

确定所述微控制器固件代码是否已被保存；并且

如果所述微控制器固件代码尚未被保存，则从所述周界逻辑的微控制器保存所述微控制器固件代码。

10.如权利要求9所述的CRM，其中，一旦至少所述状态信息已被保存，所述指令还使得所述电路重新继续所述微控制器。

11.如权利要求10所述的CRM，其中，所述指令将由所述电路在接收到将所述处理器置于低功率状态中的信号之后执行。

12.如权利要求11所述的CRM，其中，在接收到中止将所述处理器置于低功率状态中的信号之后，所述指令还使得所述电路重新继续所述微控制器。

13.如权利要求9所述的CRM，其中，所述指令还使得所述电路将所述状态信息和微控制器固件代码保存到存储器单元。

14.如权利要求13所述的CRM，其中，在接收到将所述处理器从所述低功率状态唤醒的信号之后，所述指令还使得所述电路：

从所述存储器单元针对所述周界逻辑取回所述固件代码和所述状态信息；

将所述固件代码和所述状态信息恢复到所述周界逻辑的微控制器；并且

重新继续所述微控制器。

15.如权利要求9-14中的任一项所述的CRM，其中，所述指令还使得所述电路：接收管芯内接口架构接口逻辑数据块，该数据块包括存储器单元内用于存储所述固件代码和状态信息的位置；并且针对所述周界逻辑将所述固件代码和所述状态信息从所述存储器单元存储到所述存储器单元位置。