[发明专利]印刷电路板的制造方法在审
申请号: | 202080022024.0 | 申请日: | 2020-03-17 |
公开(公告)号: | CN113574976A | 公开(公告)日: | 2021-10-29 |
发明(设计)人: | 清水良宪;饭田浩人;沟口美智;高梨哲聪;细川真 | 申请(专利权)人: | 三井金属矿业株式会社 |
主分类号: | H05K3/18 | 分类号: | H05K3/18 |
代理公司: | 北京林达刘知识产权代理事务所(普通合伙) 11277 | 代理人: | 刘新宇;李茂家 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 印刷 电路板 制造 方法 | ||
1.一种印刷电路板的制造方法,其包括以下工序:
(a)准备具备粗糙面的绝缘基材的工序;
(b)对所述绝缘基材的粗糙面进行化学镀,从而形成厚度小于1.0μm的化学镀层的工序,所述化学镀层具有依据JIS B0601-2001测定的算术平均波纹度Wa为0.10μm以上且0.25μm以下、并且依据ISO25178测定的谷部的空隙容积Vvv为0.010μm3/μm2以上且0.028μm3/μm2以下的表面;
(c)在所述化学镀层的表面层叠光致抗蚀层的工序;
(d)对所述光致抗蚀层进行曝光及显影,从而形成抗蚀图案的工序;
(e)隔着所述抗蚀图案对所述化学镀层实施电镀的工序;
(f)将所述抗蚀图案剥离的工序;以及,
(g)利用蚀刻将通过所述抗蚀图案的剥离而露出的所述化学镀层的不需要的部分去除,从而形成布线图案的工序。
2.根据权利要求1所述的方法,其中,所述工序(a)包括:
(a-1)准备表面处理铜箔,所述表面处理铜箔具有依据JIS B0601-2001测定的算术平均波纹度Wa为0.20μm以上且0.35μm以下、并且依据ISO25178测定的谷部的空隙容积Vvv为0.030μm3/μm2以上且0.050μm3/μm2以下的处理表面,
(a-2)在所述表面处理铜箔的所述处理表面层叠绝缘基材,将所述处理表面的表面形状转印至所述绝缘基材的表面,然后,
(a-3)利用蚀刻将所述表面处理铜箔去除,得到所述具备粗糙面的绝缘基材。
3.根据权利要求1或2所述的方法,其中,所述化学镀层的表面的所述算术平均波纹度Wa为0.20μm以上且0.25μm以下。
4.根据权利要求1~3中任一项所述的方法,其中,所述化学镀层的表面的所述谷部的空隙容积Vvv为0.017μm3/μm2以上且0.025μm3/μm2以下。
5.根据权利要求1~4中任一项所述的方法,其中,所述化学镀层的厚度为0.3μm以上且小于1.0μm。
6.根据权利要求1~5中任一项所述的方法,其中,所述光致抗蚀层包含干膜抗蚀层。
7.根据权利要求6所述的方法,其中,所述干膜抗蚀层的厚度为2μm以上且35μm以下。
8.根据权利要求1~7中任一项所述的方法,其中,所述布线图案的厚度为2μm以上且30μm以下。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三井金属矿业株式会社,未经三井金属矿业株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202080022024.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:中介层、包含中介层的微电子装置组件和制造方法
- 下一篇:保护系统