[发明专利]印刷电路板的制造方法

说明书

提供有效地抑制图案不良、且微细电路形成性也优异的印刷电路板的制造方法。该印刷电路板的制造方法包括以下工序：准备具备粗糙面的绝缘基材的工序；对绝缘基材的粗糙面进行化学镀，从而形成厚度小于1.0μm的化学镀层的工序，所述化学镀层具有依据JIS B0601‑2001测定的算术平均波纹度Wa为0.10μm以上且0.25μm以下、并且依据ISO25178测定的峭度Sku为2.0以上且3.5以下的表面；在化学镀层的表面层叠光致抗蚀层的工序；进行曝光及显影，从而形成抗蚀图案的工序；对化学镀层进行电镀的工序；将抗蚀图案剥离的工序；以及，利用蚀刻将化学镀层的不需要的部分去除，从而形成布线图案的工序。

技术领域

本发明涉及印刷电路板的制造方法。

背景技术

近年来随着印刷电路板所需要的小型化及高密度化，要求电路的微细化(细间距化)。作为适于电路的微细化的印刷电路板的制造方法，广泛采用半加成法(SAP法)。SAP法是适于形成极微细的电路的方法，作为其一例，使用带载体的粗糙化处理铜箔来进行。例如，如图10及11所示，使用预浸料112和底漆层113，使粗糙化处理铜箔110加压密合于在底层基材111a上具有下层电路111b的绝缘树脂基板111上(工序(a))；将载体(未图示)剥离后，根据需要通过激光穿孔形成导通孔114(工序(b))。然后，利用蚀刻将粗糙化处理铜箔110去除，使被赋予粗糙化表面轮廓的底漆层113露出(工序(c))。对该粗糙化表面赋予化学镀铜层115(工序(d))后，通过使用干膜116的曝光和显影以规定的图案进行掩蔽(工序(e))；赋予电镀铜层117(工序(f))。将干膜116去除并形成布线部分117a(工序(g))后，利用蚀刻将相邻的布线部分117a、117a间的不需要的化学镀铜层115去除(工序(h))，从而得到以规定的图案形成的布线118。

这样的使用粗糙化处理铜箔的SAP法中，粗糙化处理铜箔自身在激光穿孔后被利用蚀刻去除(工序(c))。于是，粗糙化处理铜箔的粗糙化处理面的凹凸形状被转印至去除了粗糙化处理铜箔的层叠体表面，因此，在其后的工序中能够确保绝缘层(例如底漆层113或没有底漆层113时的预浸料112)与镀覆电路(例如布线118)的密合性。然而，适合于提高与镀覆电路的密合性的表面轮廓总的来说有成为粗糙的凹凸的倾向，因此在工序(h)中，对化学镀铜层的蚀刻性容易降低。即，与化学镀铜层嵌入粗糙的凹凸的量相应地，为了去除残留铜需要更多的蚀刻。

于是，提出了如下方法：通过减小粗糙化颗粒且使其具有中间变细的形状，由此在用于SAP法时，既能够确保所需的镀覆电路密合性、又能够实现良好的蚀刻性。例如，专利文献1(国际公开第2016/158775号)公开了一种粗糙化处理铜箔，其在至少一侧具有粗糙化处理面，粗糙化处理面具备由铜颗粒形成的多个大致球状突起，大致球状突起的平均高度为2.60μm以下。另外，专利文献2(国际公开第2018/211951号)公开了一种粗糙化处理铜箔，其在至少一侧具有粗糙化处理面，粗糙化处理铜箔是具备具有中间变细部分的一次粗糙化颗粒、和一次粗糙化颗粒表面上的二次粗糙化颗粒而成的，粗糙化处理面的微观不平度十点高度Rz为1.7μm以下的低粗糙度。

现有技术文献

专利文献

专利文献1：国际公开第2016/158775号

专利文献2：国际公开第2018/211951号

发明内容

近年来，随着SAP法所需求的电路的进一步微细化，为了实现优异的蚀刻性，如上所述，想到使用表面平滑且具备小的粗糙化颗粒的铜箔，从而对绝缘基材赋予粗糙化表面轮廓。另外，若可以对被赋予粗糙化表面轮廓的绝缘基材的表面实施薄的化学镀(例如小于1.0μm)，则可以降低蚀刻量并实现电路的进一步微细化，因此是理想的。然而，在SAP法中，尝试使用表面平滑且具备小的粗糙化颗粒的铜箔、并实施薄的化学镀来形成电路时，发现可能会出现在所形成的电路中产生短路、凸部等图案不良的问题。