[发明专利]光探测器传感器阵列

说明书

可用于相机芯片的光探测器传感器阵列器件包括半导体材料中，在由任一层或两个相反掺杂层制成的光吸收区任一侧的n+和p+半导体材料的上接触层和下接触层。介电材料的绝缘沟槽延伸通过这些层以形成单独的像素。各自的接触连接到上接触层和下接触层，使得每个像素可以被反向偏置或正向偏置。在操作中，该器件利用反向偏置重设置，然后切换到正向偏置以进行感测。切换后，响应于光子吸收生成的载流子积累在光吸收区的势阱中，从而降低了到接触层的势垒，导致电流在与入射光强度成反比的时间延迟后开始在接触之间流动。

技术领域

本公开涉及光探测器传感器阵列。

背景技术

用于智能电话相机和高质量数字静物相机的当前商业光探测器传感器阵列大部分(如果不是全部)基于嵌位光电二极管(pinned photodiode：PPD)，该PPD是一种光电二极管设计，其主要在1980年由NEC公司的Shiraki、Teranishi和Ishihara发明，并且在US4484210中进行了描述。PPD很大程度上解决了早期传感器阵列中快门滞后的问题。虽然NEC发明最初被设想用于CCD传感器阵列，但是PPD后来在90年代和20世纪初被开发用在CMOS传感器阵列，其现在是商业相机中使用的标准传感器阵列类型。当前CMOS传感器阵列主要使用基于像素内电荷转移的所谓的有源像素传感器(APS)。

图1A是在CMOS APS像素中使用的PPD的示意性横截面。PPD基于较厚的n区上方的浅p+区，较厚的n区又在较厚的p区上方，使得n区和p区产生pn结，当PPD保持在恒定的反向偏置电压时，pn结原则上象常规的pn(或p-i-n)光探测器一样起作用。即，入射光子在光吸收n区和p区中被吸收以生成电子-空穴对。n区还用于累积光生电荷，因此被称为存储阱(SW)。PPD具有用于电荷转移的转移栅极TG，该转移栅极TG横向介入n区(即SW)与浮动n+扩散区FD之间的p型区中。

图1B示意性地示出了图1A的PPD的能量图。如图所示，施加到TG的电压被用来控制用于读出的累积电荷的转移。在操作中，PPD的n型SW区首先完全耗尽，而TG保持在防止PPD和FD之间的电荷流动的电压。然后，电荷从n区和p区中的电子-空穴生成累积在SW中。当需要时，通过降低TG处的电压以去除PPD和FD之间的势垒，然后将累积的电荷扫出到FD。

图1C是在包含如图1A和图1B所示的PPD的当前商业相机中使用的CMOS APS像素的等效电路。所示的等效电路用于所谓的4T单元设计，其包含四个CMOS晶体管。具有三个、五个和六个晶体管的其他CMOS APS像素设计(称为3T、5T和6T设计)也是已知的。所有这些设计都基于PPD并包含晶体管放大器结构。PPD与其转移栅极TG和浮动扩散区FD一起形成一个晶体管，其电势由源极跟随晶体管SF监测和放大。在4T设计中，第三和第四晶体管是：用于读出的行选择晶体管SEL和用于在探测周期之间重设置FD的重设置晶体管RST。

如在常规pn光电二极管中，CMOS APS传感器像素中的光电流的量值与由p区和n区中的光子吸收生成的电子-空穴对的数量成比例。然而，在CMOS APS像素中，代替如在简单的pn结光探测器中电子-空穴对在它们被生成时被扫到接触，输出光电流是经由SF输出到列总线的电流，其又与从PPD转移到FD的电荷量成比例。

更一般地，当然期望传感器阵列具有更小的像素，使得可以在不使传感器芯片面积更大的情况下实现更高的分辨率，这也增加了功耗。例如，用于来自佳能、索尼、尼康等的高端静物相机的当前传感器芯片可能具有高达20mm×30mm的面积，这太大而不能适合于典型的智能电话，并且还会消耗太多的功率而不适合于智能电话。在约2000年至2010年期间，像素间距从约10微米减小至约1微米。然而，在过去十年中，像素间距的进一步减小已被证明是困难的。原因在于像素的纵横比。对于10微米的像素尺寸，像素基本上是宽度比其深度大几倍的平面结构。由将像素彼此隔离的沟槽导致的边缘效应不是太成问题。然而，对于1微米像素尺寸，像素是列状的，其宽度小于其深度，即纵横比显著小于1。分隔相邻像素的沟槽从而变得显著。