[发明专利]异构可编程设备的硬件-软件设计流程

说明书

对于指定了以下项的应用：用于在设备的数据处理引擎(DPE)阵列内实现的软件部分、和用于在设备的可编程逻辑(PL)内实现的硬件部分，生成应用的逻辑架构和第一接口解决方案，该第一接口解决方案指定逻辑资源到DPE阵列与可编程逻辑之间的接口电路块的硬件的映射。基于逻辑架构和第一接口解决方案构建硬件部分的框图。在框图上执行实现流程。编译应用的软件部分以在DPE阵列的一个或多个DPE中实现。

相关申请的交叉引用

本专利文件的公开内容的一部分包含受版权保护的材料。版权所有者不反对任何人对专利文件或专利公开的传真复制，因为它出现在专利商标局专利文件或记录中，但除此之外保留所有版权。

技术领域

本公开涉及集成电路(IC)，并且更具体地涉及实现包括异构可编程IC内的硬件部分和软件部分的应用。

背景技术

可编程集成电路(IC)是指包括可编程逻辑的一种IC。可编程IC的一个示例是现场可编程门阵列(FPGA)。FPGA的特征在于包括可编程电路块。可编程电路块的示例包括但不限于：输入/输出块(IOB)、可配置逻辑块(CLB)、专用随机存取存储器块(BRAM)、数字信号处理块(DSP)、处理器、时钟管理器和延迟锁定环路(DLL)。

现代可编程IC已经发展为包括与一个或多个其他子系统结合的可编程逻辑。例如，一些可编程IC已经发展为包括可编程逻辑和硬连线处理器系统两者的片上系统或“SoC”。其他种类的可编程IC包括附加和/或不同子系统。可编程IC中包括的子系统的日益多样化给在这些器件中实现应用提出了挑战。具有基于硬件的子系统和基于软件的子系统(例如，可编程逻辑电路系统和处理器)两者的IC的常规设计流程，依赖于硬件设计人员首先为IC创建单片硬件设计。硬件设计被用作随后创建、编译和执行软件设计的平台。这种方法通常具有过度的局限性。

在其他情况下，软件和硬件设计过程可以解耦。然而，硬件和软件设计过程的解耦并没有提供以下项的指示：软件要求或IC中各个子系统之间的接口的布局。因此，硬件和软件设计过程可能无法集中在IC中应用的可行实现上。

发明内容

在一个方面，一种方法可以包括：对于指定用于在设备的数据处理引擎(DPE)阵列内实现的软件部分、以及用于在设备的可编程逻辑(PL)内实现的硬件部分的应用，使用处理器生成应用的逻辑架构和第一接口解决方案，该第一接口解决方案指定逻辑资源到DPE阵列与可编程逻辑之间的接口电路块的硬件的映射。该方法可以包括基于逻辑架构和第一接口解决方案构建硬件部分的框图，并且使用处理器在框图上执行实现流程。该方法可以包括使用处理器编译应用的软件部分以在DPE阵列的一个或多个DPE中实现。

在另一方面，一种系统包括被配置为发起操作的处理器。该操作可以包括：对于指定用于在设备的DPE阵列内实现的软件部分和用于在设备的PL内实现的硬件部分的应用，生成应用的逻辑架构和第一接口解决方案，该第一接口解决方案指定逻辑资源到DPE阵列与PL之间的接口电路块的硬件的映射。该操作可以包括基于逻辑架构和第一接口解决方案构建硬件部分的框图，在框图上执行实现流程，并且编译应用的软件部分用以在DPE阵列的一个或多个DPE中实现。

在另一方面，一种计算机程序产品包括其上存储有程序代码的计算机可读存储介质。该程序代码由计算机硬件可执行以发起操作。该操作可以包括：对于指定用于在设备的DPE阵列内实现的软件部分和用于在设备的PL内实现的硬件部分的应用，生成应用的逻辑架构和第一接口解决方案，该第一接口解决方案指定逻辑资源到DPE阵列与PL之间的接口电路块的硬件的映射。该操作可以包括基于逻辑架构和第一接口解决方案构建硬件部分的框图，在框图上执行实现流程，并且编译应用的软件部分用以在DPE阵列的一个或多个DPE中实现。