[发明专利]电子电路和双稳态电路

说明书

一种电子电路，其具有：单元阵列，其具有多个存储器单元，各个存储器单元分别具有双稳态电路，该双稳态电路具有第一逆变器电路和第二逆变器电路，该第一逆变器电路和该第二逆变器电路能够切换传递特性实质上不具有滞后的第一模式和传递特性具有滞后的第二模式，第一逆变器电路的输出节点和输入节点分别与第二逆变器电路的输入节点和输出节点连接；以及控制电路，其在将多个存储器单元中的可以不保持数据的一个或多个第一存储器单元断电之后，将多个存储器单元中的剩余的一个或多个第二存储器单元内的双稳态电路设为所述第二模式，在维持第二模式的状态下向一个或多个第二存储器单元内的双稳态电路提供第二电源电压，该第二电源电压比在读出和/或写入数据时提供给双稳态电路的第一电源电压低，在第二电源电压下，第二模式的双稳态电路能够保持数据。

技术领域

本发明涉及电子电路和双稳态电路，例如涉及双稳态电路以及具有多个存储器单元的电子电路，其中，该存储器单元包含该双稳态电路。

背景技术

公知有以下技术(例如专利文献1)：能够不使用非易失性元件，而使用仅由CMOS(Complementary Metal Oxide Semiconductor：互补金属氧化物半导体)构成的逆变器来构成虚拟非易失性SRAM(VNR-SRAM)。在VNR-SRAM中，使用能够切换施密特触发器(ST)模式和升压逆变器(BI)模式的双模式逆变器，在该施密特触发器(ST)模式下能够进行超低电压(ULV)保持，在该升压逆变器(BI)模式下能够以通常的电压实现与SRAM等同的电路性能。能够将该ULV保持用于电源门控(PG)。

公知有使用了具有双稳态电路和非易失性元件的存储器单元(NV-SRAM)的存储电路(例如专利文献2)。在NV-SRAM中，将双稳态电路的数据存储到非易失性元件中，将非易失性元件的数据恢复到双稳态电路中。

在NV-SRAM中，公知有进行如下动作的存储电路(例如专利文献3)：SRAM(StaticRandom Access Memory：静态随机存取存储器)动作，如通常的SRAM那样向双稳态电路写入数据和从双稳态电路读出数据；休眠动作，降低电源电压并保持数据；存储动作，将双稳态电路的数据存储到非易失性元件中；关闭动作，切断存储器单元的电源；以及恢复动作，将存储于非易失性存储元件中的数据回写到双稳态电路。通过使用存储动作、关闭动作、恢复动作，能够通过断电来进行电源门控(PG)，而不会丢失单元的存储内容。

公知有在存储于双稳态电路中的数据与存储于非易失性元件中的数据一致的情况下进行跳过存储的控制(免存储动作)的存储电路(例如专利文献4)。公知有将单元阵列分割成多个块，将存储动作结束的块断电(例如专利文献5)。

现有技术文献

专利文献

专利文献1：国际公开第2016/158691号公报

专利文献2：国际公开第2009/028298号公报

专利文献3：国际公开第2013/172066号公报

专利文献4：国际公开第2013/172065号公报

专利文献5：国际公开第2016/024527号公报

发明内容

发明要解决的课题

在专利文献1的VNR-SRAM中，通过进行ULV保持，能够不丢失单元的存储内容地削减等待时电力。由此，能够抑制功耗。但是，在VNR-SRAM中，在PG后，对不需要的数据也进行ULV保持，因此由PG时的漏电流所引起的能耗的削减率受限。另外，在PG时对全部的单元进行ST模式和BI模式的切换。因此，产生模式切换用的时间(时延)和能量开销。这些漏电流、模式切换用的能耗导致盈亏平衡时间(BET：Break-even time)增大。