[发明专利]水平反或型存储器串的三维阵列制程

权利要求书

1.一种用于在基板的平坦表面上方形成三维阵列的晶体管的制程，包括下列步骤：

形成包括多个主动层的结构于所述平坦表面上，每一个主动层是材料层组，且以上下相叠的方式沿实质正交于所述基板的所述平坦表面的第一方向配置，每一主动层包括：(i)第一层的第一材料及第二层的第一材料；(ii)一层的第二材料，提供于所述第一层的第一材料及所述第二层的第一材料之间；及(iii)隔离层，用于分离所述主动层与相邻的主动层；

蚀刻第一组沟槽穿过所述主动层，每一沟槽沿实质平行于所述基板的所述平坦表面的第二方向在长度方向上延伸，借以由所述结构形成第一多个主动堆叠；

在每一主动堆叠中，借由从所述主动堆叠的侧壁移除每一层的第二材料的一部分，在多层的第二材料中形成多个凹槽；

共形沉积一层的第三材料于所述主动堆叠的所述侧壁上方；

沉积一层的第四材料于所述一层的第三材料上方，并且充填于所述凹槽；

回蚀所述一层的第四材料以暴露出位于所述主动堆叠的所述侧壁上的所述一层的第三材料，同时保留所述一层的第四材料的一部分于每一主动堆叠的每一凹槽中，以覆盖所述一层的第三材料的对应部分；

自所述主动堆叠的所述侧壁移除所述一层的第三材料的暴露部分；以及

充填第五材料于所述第一组沟槽。

2.如权利要求1所述的制程，其中所述隔离层包括碳氧化硅。

3.如权利要求1所述的制程，其中所述第二材料包括硅氧化物。

4.如权利要求1所述的制程，其中所述第五材料包括所述第二材料。

5.如权利要求1所述的制程，其中所述第三材料包括具有第一导电性的半导体材料。

6.如权利要求5所述的制程，其中所述第一材料包括具有第二导电性的半导体材料，所述第二导电性与所述第一导电性相反，其中所述第一材料具有高于所述第三材料的掺杂浓度。

7.如权利要求5所述的制程，其中所述第四材料包括碳化硅、硼化硅及锗化硅中的一者。

8.如权利要求7所述的制程，其中所述第三材料及所述第四材料首先分别以非晶型沉积，接着经过退火步骤进行结晶化。

9.如权利要求5所述的制程，进一步包括：蚀刻所述第一多个主动堆叠的所述主动层，以形成穿过每一主动堆叠的所述主动层的第二组沟槽，每一沟槽沿所述第二方向延伸，借以由所述第一多个主动堆叠形成第二多个主动堆叠。

10.如权利要求9所述的制程，进一步包括：在蚀刻所述第一多个主动堆叠的所述主动层之前，形成所述第五材料的多个柱体，每一柱体穿过所述第一多个主动堆叠的一者并延伸进入所述基板。

11.如权利要求10所述的制程，其中所述柱体沿着实质正交于所述第一方向及所述第二方向的第三方向以交错方式配置。

12.如权利要求9所述的制程，进一步包括：

在所述第二多个主动堆叠的每一个主动堆叠中，借由从所述主动堆叠的侧壁移除每一层的第二材料的一部分，在多层的第二材料中形成凹槽；

共形沉积一层的第三材料于所述第二多个主动堆叠的暴露侧壁上方；

沉积一层的第四材料于所述第二多个主动堆叠的暴露侧壁上的所述一层的第三材料上方，并且充填于所述第二多个主动堆叠的所述凹槽；

回蚀所述第四材料的暴露部分以暴露出位于所述第二多个主动堆叠的所述侧壁上的所述一层的第三材料，同时保留所述一层的第四材料的一部分于所述第二多个主动堆叠的每一者的每一凹槽中，以覆盖所述一层的第三材料的对应部分；

自所述第二多个主动堆叠的所述侧壁移除所述一层的第三材料的暴露部分；以及

充填所述第五材料于所述第二组沟槽。