[发明专利]利用卤化物化学品的光致抗蚀剂显影

说明书

光致抗蚀剂的显影对于例如用于在高分辨率图案化的背景下形成图案化掩模会是有用的。显影可使用例如卤化氢之类的含卤化物化学品而完成。使用干式或湿式沉积技术可在半导体衬底上沉积含金属抗蚀剂膜。该光致抗蚀剂膜可以是EUV敏感的含有机金属氧化物或含有机金属薄膜抗蚀剂。在暴露后，使用湿式或干式显影将经光图案化的含金属抗蚀剂进行显影。

通过引用并入

PCT申请表作为本申请的一部分与本说明书同时提交。如在同时提交的PCT申请表中所标识的本申请要求享有其权益或优先权的每个申请均通过引用全文并入本文且用于所有目的。

背景技术

诸如集成电路的类的半导体设备的加工是涉及光刻术的多步骤处理。一般来说，该处理包括在晶片上沉积材料、以及经由光刻技术对该材料图案化，以形成半导体设备的结构特征(例如，晶体管和电路系统)。在本领域中公知的典型光刻处理的步骤包括：准备衬底；例如通过旋转涂布以施加光致抗蚀剂；将该光致抗蚀剂暴露于所期望的图案的光线，使得该光致抗蚀剂的经暴露区域变得更加溶于或更加不溶于显影剂溶液中；通过施加显影剂溶液进行显影，以移除光致抗蚀剂的经暴露区域、或者未暴露区域；以及后续处理，例如通过蚀刻或材料沉积以在光致抗蚀剂所移除的衬底区域上创造特征。

半导体设计的演进形成在半导体衬底材料上创造越来越小的特征的需求，并由在半导体衬底材料上创造越来越小的特征的能力驱使半导体设计的演进。在“摩尔定律”中，这种技术进程的特征在于每两年使密集集成电路中的晶体管密度加倍。确实，芯片设计及制造已有进展，使得先进微处理器可在单一芯片上包含数十亿个晶体管和其他电路特征。在这种芯片上的独立特征可为22纳米(nm)或更小的数量级，在一些情况下系小于10nm。

在制造具有这种微小特征的设备中的一个挑战在于：能够可靠地且可再现地创造具有足够分辨率的光刻掩模的能力。当前的光刻处理通常使用193nm的紫外(UV)光以使光致抗蚀剂暴露。光的波长明显大于待在半导体衬底上制造的期望特征尺寸的事实造成了内在的问题。要实现特征尺寸小于光的波长需要使用复杂的分辨率增强技术，例如多重图案化。因此，对于研发使用较短波长的光(例如极紫外(EUV)辐射，其具有10nm至15nm的波长(例如13.5nm))的光刻技术存在着重大关注与研究的努力。

然而，EUV光刻处理可能存在挑战，包括在图案化期间的低功率输出与光损失。当在EUV光刻术中使用传统的有机化学放大抗蚀剂(CAR)(类似于在193nm UV光刻术中使用的那些)时会具有潜在的缺点，特别是因为它们在EUV区域中具有低吸收系数，且光活化性化学物质的扩散可能会造成模糊、以及线边缘粗糙。此外，为了提供将下伏设备层图案化所需的蚀刻抗性，在传统CAR材料中经图案化的微小特征可能会冒着图案崩塌的风险而形成高深宽比。因此，仍然存在着对改善EUV光致抗蚀剂材料的需求，所述改善EUV光致抗蚀剂材料具有例如较低厚度、较高吸收率、以及较高蚀刻抗性之类的性质。

这里提供的背景描述是为了总体呈现本技术的背景的目的。当前指定的发明人的工作在其在此背景技术部分以及在提交申请时不能确定为现有技术的说明书的各方面中描述的范围内既不明确也不暗示地承认是针对本技术的现有技术。

发明内容

光致抗蚀剂的显影对于例如用于在高分辨率图案化的背景下形成图案化掩模会是实用的。使用某些显影化学品，显影可选择性移除抗蚀剂的经暴露、或未经暴露的部分。显影化学品可包括卤化物，例如卤化氢、或氢与卤化物气体的混合物。在一些实施方案中，显影为干式显影。在一些实施方案中，该抗蚀剂为经光图案化的含金属EUV抗蚀剂。在一些实施方案中，干式显影处理为无等离子体的热处理。

在本文中所公开的是处理半导体衬底的方法与系统。半导体衬底的处理方法包括在处理室中，在半导体衬底的衬底层上提供经光图案化的含金属抗蚀剂；以及通过以下方式将该经光图案化的含金属抗蚀剂进行显影：通过将抗蚀剂暴露于包括卤化物的显影化学品而选择性地移除该抗蚀剂的一部分，以形成抗蚀剂掩模。