[发明专利]可编程逻辑器件中结构的规则性

说明书

公开了一种具有结构规则性的可编程逻辑器件。例如，可编程逻辑器件可以包括多个相似的异构逻辑块。用户的设计可以在第一组异构逻辑块中实现。用户的设计可以被移动或复制到第二组异构逻辑块。更具体地，与第一组异构逻辑块中的用户的设计的实现相关联的路由、定时和/或布置信息可用于实现第二组异构逻辑块中的用户的设计。

技术领域

本发明的各方面总体涉及可编程逻辑器件，特别涉及可编程逻辑器件内的结构的规则性。

背景技术

可编程逻辑器件(PLD)是公知的通用器件，其可以由用户编程以实现多种所选功能。PLD的一个示例是现场可编程门阵列(FPGA)。FPGA可以包括可配置逻辑块的阵列、多个输入/输出块、以及块RAM元件，该块RAM元件通过可编程互连结构被选择性地彼此连接。

用户可以用一个或多个软件设计工具来捕获PLD设计。软件设计工具允许用户指定PLD的期望功能和/或行为。用户的设计可以针对或指定PLD内的一个或多个特定逻辑块以实现期望的功能和/或行为。附加地，软件设计工具可以模拟、放置和路由用户的设计，并且生成相关联的配置文件。配置文件可以是用户的设计的逐位表示，当PLD通电时，该配置文件可用于编程PLD内的可配置元件。

在某些情况下，用户的PLD设计可以包括设计核心。设计核心可以实现例如特定功能或特征，该特定功能或特征可以包含PLD的数个逻辑块、输入/输出块、RAM元件等。设计核心(特别是大型和复杂的设计核心)可能需要大量的设计时间来通过软件设计工具进行描述和实现。例如，输入、模拟(例如，验证定时和/或工作频率)、放置和路由特定的设计核心可能需要数小时或数天。

在某些情况下，用户可能希望“重新定位”设计核心。重新定位设计核心可以包括改变设计核心在PLD内的位置，或者在某些情况下，将设计核心完全移动到不同的PLD。传统方法可能需要用户重新运行软件设计工具以指定新的设计核心位置，模拟、放置和路由更新后的设计。重新运行设计工具(特别是当设计核心较大和/或复杂时)可能不利地增加设计时间。因此，需要一种更有效的方法来重新定位PLD内的全部或部分设计，同时提供可预测的定时和/或最大工作频率。

发明内容

提供本概述以便以简化形式介绍将在以下详细描述中进一步描述的一些概念。本概述不旨在标识所要求保护的主题的关键特征或必要特征，也不旨在限制所要求保护的主题的范围。

本发明的各方面涉及关于可编程逻辑器件的配置数据重用。可编程逻辑器件可以包括多个几乎相同的异构逻辑块。在第一异构逻辑块内所实现的设计的配置数据可以被重新用于在第二异构逻辑块内实现该设计。示例可编程逻辑器件可以包括多个异构逻辑块，每个异构逻辑块包括数字信号处理块、可编程逻辑块和耦合到每个异构逻辑块的平台管理控制器的相同配置。平台管理控制器可以被配置为实现第一异构逻辑块中的设计核心。平台管理控制器还可以在第二异构逻辑块中实现设计核心，并且接收第一比特流以配置第一异构逻辑块和第二异构逻辑块。该系统还可以包括处理设备，该处理设备被配置为用于生成比特流。

公开了一种示例系统，其可以包括可编程逻辑器件，该可编程逻辑器件包括多个异构逻辑块，每个异构逻辑块包括数字信号处理块、可编程逻辑块和耦合到每个异构逻辑块的平台管理控制器的相同配置。平台管理控制器可以被配置为实现第一异构逻辑块中的设计核心。此外，平台管理控制器可以在第二异构逻辑块中实现设计核心，并且还可以包括处理设备，该处理设备被配置为生成第一比特流和第二比特流。

本文所公开的实例方法可用于生成可编程逻辑器件的比特流。所述方法可以包括：生成包括第一配置数据的第一比特流以在可编程逻辑器件的第一异构逻辑块中实现第一设计。第一比特流可以包括第一标识符，用于将第一配置数据与第一异构逻辑块相关联。该方法可以包括生成包括第一配置数据的第二比特流，用于在可编程逻辑器件的第二异构逻辑块中实现第一设计。第二比特流可以包括第二标识符，用于将第一配置数据与第一异构逻辑块相关联。

附图说明