[发明专利]神经网络存储器

说明书

在一实例中，一种设备可包含：存储器胞元阵列；以及神经存储器单元控制器，其耦合到所述存储器胞元阵列且经配置以在第一训练间隔期间向所述阵列的存储器胞元断言相应电压脉冲，以从与复位状态相关联的电压改变所述存储器胞元的相应阈值电压以实现相应突触权值改变。所述神经存储器单元控制器可经配置以起始期间无脉冲施加到所述存储器胞元的休眠间隔，以实现所述存储器胞元的所述改变后的相应阈值电压从与设定状态相关联的电压朝向与所述复位状态相关联的所述电压的相应电压漂移，且在所述休眠间隔之后响应于所述改变后的相应阈值电压的所述相应电压漂移而确定所述存储器胞元的输出。

技术领域

本公开大体上涉及操作设备，例如存储器，且更明确地说，涉及神经网络存储器。

背景技术

存储器装置通常可提供为计算机或其它电子装置中的内部半导体集成电路。存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(random access memory，RAM)、只读存储器(read only memory，ROM)、动态RAM(dynamic RAM，DRAM)、同步动态RAM(synchronous dynamic RAM，SDRAM)、铁电RAM(ferroelectric RAM，FeRAM)、磁性RAM(magnetic RAM，MRAM)、电阻式RAM(resistive RAM，RRAM)、快闪存储器、相变存储器(phasechange memory，PCM)等。存储器装置可以是易失性或非易失性的。非易失性存储器，例如FeRAM，可维持其所存储的逻辑状态很长一段时间，即使无外部电源存在也是这样。除非通过外部电源周期性地刷新，否则易失性存储器胞元可能随时间推移而丢失其所存储状态。

各种存储器阵列可组织成交叉点架构，其中存储器胞元(例如，两个终端胞元)位于用以存取所述胞元的第一信号线和第二信号线的相交点(例如，存取线与感测线的相交点)处。一些存储器胞元可为例如布置成三维交叉点架构(例如，3DXPoint^TM)胞元或自选存储器(SSM)胞元的存储器胞元，其状态(例如，所存储的数据值)取决于存储器胞元的电阻和/或阈值电压。一些存储器胞元包括可充当存储器胞元(例如，3DXPoint)的选择元件和存储元件的不同硫族化物材料。在一些其它实例中，一些存储器胞元包括可充当选择元件和存储元件(例如，SSM)两者的单一硫族化物材料。

一般来说，改进存储器装置可包含增大存储器胞元密度、增大读取/写入速度、增大可靠性、增大数据保持、降低功率消耗或降低制造成本以及其它度量。

附图说明

图1说明根据本公开的各种实施例的呈存储器装置的存储器阵列形式的设备的实例。

图2说明根据本公开的实施例的支持神经网络存储器的三维存储器阵列的实例。

图3说明根据本公开的实施例的存储器阵列的实例，其展示支持神经网络存储器的存储器胞元上的操作的特征。

图4说明根据本公开的实施例的存储器胞元的阈值电压时间标绘图的实例曲线图。

图5说明根据本公开的实施例的存储器胞元的阈值电压分布的实例曲线图。

图6说明根据本公开的实施例的使用存储器装置的神经网络存储器的实例方法。

具体实施方式

本文中描述了经配置以模拟可存在于神经系统中的神经-生物架构和/或存储突触权值以表示学习的系统、设备、装置和方法。实例设备可包含存储器胞元阵列和耦合到所述存储器胞元阵列的神经存储器单元控制器。神经存储器单元控制器可经配置以在第一训练间隔期间向阵列的存储器胞元断言相应电压脉冲，以从与复位状态相关联的电压改变存储器胞元的相应阈值电压以实现相应突触权值改变。神经存储器单元控制器可进一步经配置以起始休眠间隔(在所述休眠间隔期间，无脉冲施加到所述存储器胞元)，以实现存储器胞元的改变后的相应阈值电压从与设定状态相关联的电压朝向与复位状态相关联的电压的相应电压漂移，且在休眠间隔之后响应于改变后的相应阈值电压的相应电压漂移而确定存储器胞元的输出。