[发明专利]集成电路设计中的机器学习驱动的预测

权利要求书

1.一种方法，包括：

在IC设计流程的第一阶段中，基于训练IC设计集合中的每个训练IC设计，提取IC设计特征的第一集合，以及

在所述IC设计流程的第二阶段中，基于所述训练IC设计集合中的每个训练IC设计，提取IC设计标签的第一集合，其中在所述IC设计流程中，所述IC设计流程的所述第一阶段比所述IC设计流程的所述第二阶段更早出现；以及

由处理器，基于所述IC设计特征的第一集合和所述IC设计标签的第一集合，训练机器学习模型。

2.根据权利要求1所述的方法，其中所述IC设计流程的所述第一阶段属于所述IC设计流程的前布线部分，所述前布线部分在所述IC设计流程中在全局布线已经被完成之后结束，并且其中所述第二阶段属于所述IC设计流程的后布线部分，所述后布线部分在所述IC设计流程中在轨道分配和详细布线已经被完成之后开始。

3.根据权利要求1所述的方法，其中所述第一阶段属于所述IC设计流程的前时钟网络综合部分，所述前时钟网络综合部分在所述IC设计流程中在后放置优化已经被完成之后结束，并且其中所述第二阶段属于所述IC设计流程的后时钟网络综合部分，所述后时钟网络综合部分在所述IC设计流程中在时钟网络综合已经被完成之后开始。

4.根据权利要求1所述的方法，其中使用训练数据来训练所述机器学习模型以基于所述IC设计特征的第一集合来预测所述IC设计标签的第一集合包括：减少误差项，所述误差项表示IC设计标签的预测集合与所述IC设计标签的第一集合之间的聚合误差。

5.根据权利要求4所述的方法，其中减少所述误差项包括：迭代地修改所述机器学习模型的参数。

6.根据权利要求1所述的方法，其中所述IC设计特征的第一集合包括以下至少一项：组合逻辑云中的逻辑级的计数、所述组合逻辑云中的平均扇出、反相器和缓冲器的计数、具有修改限制的单元的计数、转换违规的计数、聚合网络延迟与聚合单元延迟之间的比率、单元的位置、以及单元的大小。

7.根据权利要求6所述的方法，其中所述IC设计标签的第一集合包括以下至少一项：在时序端点处的到达时间、在所述时序端点处的所需时间、在所述时序端点处的时序松弛、在所述时序端点处的转换、在所述时序端点处的噪声容限、在逻辑门的端子处的到达时间、在所述逻辑门的所述端子处的所需时间、在所述逻辑门的所述端子处的时序松弛、在所述逻辑门的所述端子处的转换、在所述逻辑门的所述端子处的噪声容限。

8.根据权利要求1所述的方法，包括：

在所述IC设计流程的所述第一阶段中，

从给定IC设计提取IC设计特征的第二集合，

使用经训练的所述机器学习模型来基于所述IC设计特征的第二集合预测IC设计标签的第二集合，以及

基于所述IC设计标签的第二集合，对所述给定IC设计执行操作。

9.一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储指令，所述指令在由处理器执行时使所述处理器：

在IC设计流程的第一阶段中，从训练集成电路IC设计集合中的每个训练IC设计提取IC设计特征的第一集合；

在所述IC设计流程的第二阶段中，从所述训练IC设计集合中的每个训练IC设计提取IC设计标签的第一集合，其中所述IC设计流程的所述第二阶段比所述IC设计流程的所述第一阶段更晚出现；以及

基于所述IC设计特征的第一集合和所述IC设计标签的第一集合，训练机器学习模型。

10.根据权利要求9所述的非暂态计算机可读存储介质，其中所述IC设计流程的所述第一阶段属于所述IC设计流程的前布线部分，所述前布线部分在所述IC设计流程中在全局布线已经被完成之后结束，并且其中所述第二阶段属于所述IC设计流程的后布线部分，所述后布线部分在所述IC设计流程中在轨道分配和详细布线已经被完成之后开始。