[发明专利]人工智能加速器

说明书

本公开包含与具有人工智能(AI)加速器的存储器相关的设备和方法。实例设备可包含接收指示所述设备在人工智能(AI)模式下操作的命令和基于控制器上的数个寄存器的状态使用AI加速器进行AI操作。所述AI加速器可包含配置成进行与AI操作相关联的操作(例如，逻辑运算以及其它操作)的硬件、软件和或固件。所述硬件可包含配置为加法器和/或乘法器以进行与AI操作相关联的操作(例如逻辑运算)的电路系统。

技术领域

本公开大体上涉及存储器装置，且更特定来说，涉及用于具有人工智能(AI)加速器的存储器的设备和方法。

背景技术

存储器装置通常作为计算机或其它电子装置中的内部半导体集成电路提供。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器可能需要电力来维持其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)等等。非易失性存储器可通过当未供电时保持所存储的数据而提供持久的数据，且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)和电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)和磁阻随机存取存储器(MRAM)等等。

存储器还用作易失性和非易失性数据存储装置以用于广泛范围的电子应用。非易失性存储器可用于例如个人计算机、便携式存储器棒、数码相机、蜂窝电话、便携式音乐播放器(例如MP3播放器)、电影播放器和其它电子装置中。存储器单元可布置成阵列，其中所述阵列在存储器装置中使用。

附图说明

图1为根据本公开的数个实施例的呈包含具有人工智能(AI)加速器的存储器装置的计算系统形式的设备的框图。

图2为根据本公开的数个实施例的具有人工智能(AI)加速器的存储器装置上的数个寄存器的框图。

图3A和3B为根据本公开的数个实施例的具有人工智能(AI)加速器的存储器装置上的数个寄存器中的数个位的框图。

图4为根据本公开的数个实施例的具有人工智能(AI)加速器的存储器装置的数个块的框图。

图5为说明根据本公开的数个实施例的具有人工智能(AI)加速器的存储器装置中的实例人工智能过程的流程图。

图6A为根据本公开的数个实施例的呈包含具有人工智能(AI)加速器的存储器装置的计算系统形式的设备的框图。

图6B为根据本公开的数个实施例的呈包含存储器装置的计算系统形式的设备的框图，所述存储器装置具有在具有人工智能(AI)加速器的阵列的组区段本地的数据路径中的共享输入/输出(I/O)线。

图7为说明根据本公开的数个实施例的存储器装置的感测电路系统的示意图，所述感测电路系统包含计算组件。

图8为说明根据本公开的数个实施例的用于阵列的数据路径中的多个共享I/O线的电路系统的示意图。

图9A为说明通过在阵列本地的数据路径中的多个共享I/O线耦合到具有多个逻辑条带的计算单元的阵列的多个区段的框图实例。

图9B为说明通过在阵列本地的数据路径中的多个共享I/O线耦合到计算单元中的多个计算组件的多个阵列的框图实例，其中计算组件具有等于共享I/O线的数据路径的间距且为数字线到阵列的间距的倍数的间距。

具体实施方式

本公开包含与具有人工智能(AI)加速器的存储器相关的设备和方法。实例设备可包含接收指示设备在人工智能(AI)模式下操作的命令和基于控制器上的数个寄存器的状态使用AI加速器进行AI操作。AI加速器可包含配置成进行与AI操作相关联的操作(例如，逻辑运算以及其它操作)的硬件、软件和或固件。硬件可包含配置为加法器和/或乘法器以进行与AI操作相关联的操作(例如逻辑运算)的电路系统。