[发明专利]嵌入式小指令集处理器

说明书

本发明公开一种用于原始数据的预处理等有限用途的、电路规模小且程序处理效率高的处理器，指令区块具有2位的操作码，与该操作码对应而分配分支标志或者立即数指令判别位，能向分支目标移动或者使用附随于所述指令区块的立即数位进行运算。

技术领域

本发明涉及一种处理器(processor)，其具有由数量比现有处理器少的指令构成的指令集(instruction set)。

背景技术

搭载于IoT设备的处理器主流是32位。代表性的32位处理器有Cortex(注册商标)-M0、micro-ripcy等。Cortex-M0具有32条目(entry)的寄存器，是能够对由不同的操作码(opcode)指定的16位的指令和32位的指令构成的60个指令进行处理的小型的处理器，被用于很多用途(非专利文献1)。

另外，作为小型的32位处理器的micro-riscy具有16条目的寄存器，是具有能够对45个16位的指令进行处理的RISC-V指令架构的处理器，被用于很多用途(非专利文献2)。

这些处理器包括在现有的许多处理器中安装的所有的算术运算、存储器访问和分支指令(branch instruction)等。

另一方面，存在用于测定数据、图像等原始数据的预处理等有限用途的处理器的需求。例如，在医疗诊断的测定数据(心电图波形的处理等)的处理中，这种处理器是有效的。

这种处理器也可以是不能执行上述的通用处理器所具有的所有功能的处理器，但期望其是小型的能够高效地进行上述那样的原始数据处理等的处理器。因此，期望以有限用途来使用的处理器与通用处理器相比电路规模小并且处理速度快。

作为减小处理器的电路规模且提高处理速度的方法，可以想到不降低软件的处理效率而减少指令集所包含的指令的数量。作为极度限定了指令数的指令集架构，已知有单一指令集计算机One Instruction-Set Computer(OISC)(非专利文献3)。提出了许多能够仅用一种指令来表达所有运算且具有图灵完备性的OISC，但实际应用的执行效率低，不适合实用化。

另外，由于不具有寄存器文件，因此，为了实现32位处理器，指令格式需要32位×3＝96位(3个操作数(operand)的情况下)，指令表达的效率也不高。

还提出了与OISC相比增加指令数的Minimum Instruction-set Computer(最小的指令集计算机：MISC)(非专利文献4)。

一般而言，MISC是指指令数为16或者8(最大为32)的指令集架构。在1950年前后MISC的研究盛行。当时使用真空管来进行电路安装，架构设计的构思与当前的使用晶体管的电路安装存在很大不同。即，即使是1950年前后为了改善“效率”而设计的处理器，在当前的基于晶体管的电路安装中也不一定能说效率高。

非专利文献5公开的处理器(下面称为“SubRISC”)具有由比此前的现有技术少的减法(sub)、逻辑与(and)、移位(sht)和存储器访问(mr、mw)这四种指令构成的指令集，除了能够高效地进行这些处理以外，还能够将这些指令进行组合来表达所有运算。适用于测定数据的预处理这样的有限用途。SubRISC的指令集具有图3中的(a)～(c)所示的结构的指令集。

现有技术文献

非专利文献

非专利文献1:

https://en.wikipedia.org/wiki/ARM_Cortex-M#Cortex-M0