[发明专利]多芯片堆叠装置的冗余方案

说明书

本文描述的一些示例涉及多芯片堆叠装置中的冗余。本文描述的示例是多芯片装置。多芯片装置包括芯片堆叠，包括垂直堆叠的芯片。相邻的芯片对直接连接在一起。两个或更多个芯片中的每一个都包括处理集成电路。所述芯片堆叠可配置为当所述处理集成电路的任何部分有缺陷时，运行所述两个或更多个芯片的所述处理集成电路的功能子集。

技术领域

本发明的示例总体上涉及包含堆叠芯片的多芯片堆叠装置中的冗余。

背景技术

在一些多芯片装置中，现场可编程门阵列(FPGA)的芯片可以被封装以形成一种封装，其中芯片被设置在公共基底或中介层(interposer)上。芯片可以以并排方式接合到中介层的同一表面。中介层通常是无源的(例如，不包括诸如晶体管之类的有源组件)，并且包括用于将芯片彼此连接的数据路径。

由于制造的缺陷，要被结合到多芯片装置中的一个或多个芯片可能是无法正常工作的。在多芯片装置的前述示例中，在连接到中介层之前，可以识别和丢弃有缺陷的芯片。在多芯片堆叠装置的开发技术中，在某些情况下，即使识别出有缺陷的芯片，也可能会将缺陷芯片并入多芯片堆叠装置中，这会导致所制造的多芯片堆叠装置的成品率降低，因为多芯片堆叠装置中任何一个有缺陷的芯片都会使得这个多芯片堆叠装置变成有缺陷的。

发明内容

本文描述的示例涉及多芯片堆叠装置中的冗余。多芯片装置可以根据所包括的器件规格进行制造，例如，多芯片装置的每个芯片可运行以满足所述器件规格。多芯片装置可以是可配置的，使得多芯片装置是根据另一器件规格可运行的，该另一器件规格例如是具有较少但常见的可运行芯片(或其部分)的器件规格。在这样的示例中，根据一种规格制造的有缺陷的多芯片装置可以根据不同的规格来恢复运行。进一步的示例描述了用于基于可以恢复有缺陷装置的能力来实现多芯片装置的技术。

本文描述的示例是多芯片装置。多芯片装置包括芯片堆叠，该芯片堆叠包括垂直堆叠的多个芯片。相邻的芯片对直接连接在一起。两个或更多个芯片中的每一个都包括处理集成电路。芯片堆叠可配置为当处理集成电路的任何部分有缺陷时，运行两个或更多个芯片的处理集成电路的功能子集。

这里描述的另一个示例是用于实现装置的方法。芯片堆叠被配置为在处理集成电路的任何部分有缺陷时运行多个处理集成电路的功能子集。芯片堆叠包括垂直堆叠的芯片。相邻的芯片对直接连接在一起。两个或更多个芯片中的每一个芯片包括相应的一个处理集成电路。

本文描述的另一个示例是多芯片装置。多芯片装置包括包含芯片的芯片堆叠。每个芯片包括集成电路。至少一个芯片包括集成电路，该集成电路包含可编程逻辑区域。芯片堆叠可配置为运行芯片堆叠的所有芯片的各个整体，并且可配置为运行少于芯片堆叠的所有芯片的整体。当芯片堆叠被配置为运行少于芯片堆叠的所有芯片的整体时，具有包括可编程逻辑区域的集成电路的至少一个芯片的可编程逻辑区域的至少一部分是可运行的。芯片堆叠可运行以加载和运行配置数据，并且所述配置数据是在芯片堆叠的一个或多个可编程逻辑区域上可运行的。芯片堆叠可配置为运行配置数据，而不管芯片堆叠被配置为运行芯片的哪些部分。

本文描述的另一个示例是用于实现装置的方法。测试包括芯片的芯片堆叠的多芯片装置。每个芯片包括处理集成电路。多芯片装置是根据第一器件规格制造的。基于对多芯片装置的测试，确定多芯片装置是根据第一器件规格还是根据不同于第一器件规格的第二器件规格运行的。基于该确定，多芯片装置被编程为可根据第一器件规格和第二器件规格之一进行运行。

本文描述的再一个示例是用于实现装置的方法。根据第一规格制造多芯片堆叠装置。第一规格包括第一数量的芯片。第一数量的芯片包括至少一个包括具有可编程逻辑区域的集成电路的芯片。测试多芯片堆叠装置。多芯片堆叠装置被配置为可根据第一规格或第二规格运行。第二规格包括比第一数量的芯片少的第二数量的芯片。第二数量的芯片包括至少一个包括具有可编程逻辑区域的集成电路的芯片。