[发明专利]用于简单地测量在两个相同频率的数字的时钟信号之间的相位偏移的方法和电路

说明书

说明一种用于简单地测量在第一时钟信号CLK₁和第二时钟信号CLK₂之间的相位偏移ΔT的方法，所述第一时钟信号CLK₁和所述第二时钟信号CLK₂分别具有周期T₀。所述方法包括以下步骤：将所述第一时钟信号馈入所述混频器的第一输入端中；将所述第二时钟信号馈入所述混频器的第二输入端中；将所述混频器的输出端馈入低通滤波器中；测量所述低通滤波器的输出信号，例如借助于归一化到所述混频器的运行电压V_DD的输出电压V_out上。此外，说明一种用于实现所述方法的电路。基本上，所述电路具有混频器和低通滤波器。所述混频器具有用于馈入第一时钟信号的第一输入端和用于馈入第二时钟信号的第二输入端。此外，所述混频器的输出端与所述低通滤波器的输入端连接。

技术领域

本发明涉及一种用于简单地测量在具有相同的频率的数字的信号之间的相位偏移/时间偏差的方法。此外，本发明涉及一种用于简单地测量在具有相同的频率的数字的信号之间的相位偏移/时间偏差的电路。

背景技术

现代的电子的信号处理通常需要对单个的处理步骤精确的在时间上的控制或者在集成的开关电路内部的小的时间差的准确的测量或者产生。在多种情况下，为此目的而产生具有相同的周期持续时间T₀的两个或者更多数字的时钟信号，但是，所述两个或者更多数字的时钟信号按定义地彼此相对地相移。以下根据图1和图2对这一点进行图解说明。

用这样的系统的设计也总是可解决在生产条件下借助于自动的测试设备(英语：automatic test euipment，ATE)证明正确的功能(也就是说，相位偏移)和遵循指定的公差的任务。

在此，以下的问题通常特别难以解决：

1)如何实现对相关的内部信号的获取而在此不会太多地改变其特性如时间变化曲线或者幅度？

2)用哪些测量仪可以足够准确地和经济地测量必需的参数？

3)必需的测量仪是ATE的组成部分或者它们可以在必要时集成到其中？

现有技术

大多当前的出版物集中在集成在芯片中的电路，用所述电路可以测量在数字的电路中的确定的信号路径的延迟。通过这些测量，由生产决定的或者由老化决定的缺陷由于它们对所考虑的信号路径的延迟的作用应被识别出。该方法作为对其他的常见的面向缺陷的方法(如SCAN或者IDDQ)的补充考虑。对此有代表性的是：出版物Gibran L.Jaya等人的《AHigh-Resolution On-Chip Propagation Delay Measurement Scheme》，IEEE国际SoC设计会议，2015年11月2-3日，第143-144页；Bishnu Prasad Das，Hidetoshi Onodera，《On-ChipMeasurement of Rise/Fall Gate Delay using Reconfigurable Ring Oscillator》，IEEE电路和系统汇刊II：Express Briefs，第61卷，第3期，2014年第183–187页；SongweiPei等人的《A Low Overhead On-chip Path Delay Measurement Circuit》，IEEE亚洲测试研讨会，2009年11月23-26日，第145-150页；Kentaroh Katoh等人的《A Low Area On-ChipDelay Measurement System Using Embedded Delay Measurement Circuit》，IEEE亚洲测试研讨会，2010年12月1-2日，第343-348页。典型地，使用延迟链、振荡器或者甚至PLL用于时间测量，以便用这样产生的时间信号或者延迟来获得用于真正的测量的比较标准或者以便借助于子扫描将短的时间间隔映射到明显更大的间隔上。