[发明专利]用于场效应晶体管的控制栅极结构

说明书

本发明公开了场效应晶体管，及包含此类场效应晶体管的设备，所述场效应晶体管包含上覆于半导体的栅极电介质及上覆于所述栅极电介质的控制栅极。所述控制栅极可包含含有多晶硅的第一含多晶硅材料的例子及含有多晶硅‑锗及多晶硅‑锗‑碳的第二含多晶硅材料的例子。

技术领域

本公开大体上涉及集成电路，且特定来说，在一或多个实施例中，本公开涉及用于场效应晶体管的控制栅极结构。

背景技术

集成电路装置遍历广泛范围的电子装置。一种特定类型包含存储器装置，通常简称为存储器。存储器装置通常被提供为计算机或其它电子装置中的内部半导体集成电路装置。存在许多不同类型的存储器，其包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)及快闪存储器。

快闪存储器已发展成为用于广泛范围的电子应用的非易失性存储器的普遍来源。快闪存储器通常使用允许高存储器密度、高可靠性及低功耗的单晶体管存储器单元。通过对电荷存储结构(例如，浮动栅极或电荷陷阱)进行编程(其通常称为写入)或其它物理现象(例如，相变或极化)引起的存储器单元的阈值电压(Vt)的变化确定每一存储器单元的数据状态(例如，数据值)。快闪存储器及其它非易失性存储器的常见用途包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、器械、交通工具、无线装置、移动电话及可卸除存储器模块，并且非易失性存储器的用途持续扩大。

NAND快闪存储器是快闪存储器装置的常见类型，称为NAND快闪存储器的原因是布置基本存储器单元配置的逻辑形式。通常，用于NAND快闪存储器的存储器单元的阵列经布置使得所述阵列的一行的每一存储器单元的控制栅极连接在一起以形成例如字线的存取线。阵列的列包含在一对选择门(例如，源极选择晶体管及漏极选择晶体管)之间串联连接在一起的存储器单元的串(通常称为NAND串)。每一源极选择晶体管可连接到源极，而每一漏极选择晶体管可连接到数据线，例如列位线。在存储器单元的串与源极之间及/或在存储器单元的串与数据线之间使用一个以上选择门的变型是已知的。

集成电路装置的场效应晶体管通常由不同材料的多个层形成，例如电介质、半导体及/或导电材料。这些晶体管通常利用掺杂剂杂质来赋予半导体材料导电性以用于晶体管的控制栅极。随着特征大小及层厚度的减小，对掺杂剂杂质的扩散的控制可能变得更加关键。

附图说明

图1是根据实施例的与作为电子系统的部分的处理器通信的存储器的简化框图。

图2A到2C是可用于参考图1描述的类型的存储器中的存储器单元阵列的部分示意图。

图3A到3J是根据实施例的场效应晶体管在各种制造阶段的横截面图。

图4A到4C是描绘根据其它实施例的控制栅极结构的横截面图。

图5是描绘根据实施例的数据路径的框图。

图6A到6F是如在可包含具有根据实施例的控制栅极结构的晶体管的集成电路装置的数据路径中可能发现的各种电路元件的示意图。

具体实施方式

在以下详细描述中，参考形成其一部分的附图，并且在附图中通过说明的方式展示特定实施例。在图式中，相似参考数字贯穿若干视图描述大体上类似的组件。在不脱离本公开的范围的情况下，可利用其它实施例，并且可进行结构、逻辑及电改变。因此，以下详细描述不具限制性。

本文使用的术语“半导体”可指例如材料层、晶片或衬底，并且包含任何基底半导体结构。“半导体”应理解为包含蓝宝石上硅(SOS)技术、绝缘体上硅(SOI)技术、薄膜晶体管(TFT)技术、掺杂及未掺杂半导体、由基底半导体结构支撑的硅的外延层，以及所属领域的技术人员已知的其它半导体结构。此外，在下文描述中参考半导体时，先前工艺步骤可能已经被用来在基底半导体结构中形成区/结，并且术语半导体可包含含有此区/结的下伏层。