[发明专利]使用精细数据分级的QLC编程方法

说明书

本公开总体涉及改进的模糊‑精细编程。可将数据写入到SLC存储器。然后，可对数据进行解码，然后将其模糊以及精细写入到MLC。在解码之后，在将数据写入到MLC之前可将其存储在位于前端的DRAM中或存储在位于闪存管理器中的SRAM中。在存储于DRAM或SRAM中之后，随后对数据进行解码并将其写入到MLC。

相关申请的交叉引用

本申请要求2020年6月11日提交的美国专利申请号16/899,374的优先权，该申请全文以引用方式并入本文。

背景技术

技术领域

本公开的实施方案总体涉及改进对QLC的模糊-精细写入。

相关领域的描述

编程或写入数据可能需要两个写入阶段：模糊和精细。在模糊-精细编程中，要写入的位不能仅写入一次。相反，数据需要首先通过模糊编程写入，在模糊编程中提供电压脉冲以将当前状态推送到解析度较高状态，但并非完全解析状态。精细编程在模糊编程之后的一个时间点执行，以在完全解析状态下再次写入数据。

在模糊-精细编程中，对于双平面设备而言，针对f总共128KB传输，具有用于模糊编程的四页传输和用于精细编程的四页传输。模糊状态是不可读的，并且数据需要保护以防可能的电力丢失事件(PLI)。另外，模糊-精细编程发生在交错字线序列中，这意味着传输中的数据是128KB可编程单元的五倍或八倍。为了执行模糊-精细编程，可对多个兆字节进行多次编程。为了执行多次编程，需要留出大量数据，以便用完全相同的数据执行重复编程。

因此，本领域需要改进的模糊-精细编程。

发明内容

本公开总体涉及改进的模糊-精细编程。可将数据写入到SLC存储器。然后，可对数据进行解码，然后将其模糊以及精细写入到MLC。在解码之后，在将数据写入到MLC之前可将其存储在位于前端的DRAM中或存储在位于闪存管理器中的SRAM中。在存储于DRAM或SRAM中之后，随后对数据进行解码并将其写入到MLC。

在一个实施方案中，一种数据存储设备包括：一个或多个存储器设备，该一个或多个存储器设备包括SLC存储器和MLC存储器；以及控制器，该控制器耦接到一个或多个存储器设备，该控制器被配置为：将数据写入到SLC存储器；将数据模糊写入到MLC存储器，其中将数据模糊写入到MLC存储器包括：从一个或多个存储器设备中的锁存器检索数据；对从锁存器检索到的数据进行解码；对从锁存器检索到的解码数据进行编码；以及将编码数据写入到MLC存储器；以及将该数据精细写入到该MLC存储器。

在另一个实施方案中，一种数据存储设备包括：一个或多个存储器设备，该一个或多个存储器设备各自包括多个管芯，其中每个管芯包括SLC存储器和MLC存储器；和控制器，该控制器耦接到一个或多个存储器设备，该控制器被配置为：将数据写入SLC存储器；从SLC存储器读取数据；对读取数据进行解码；将解码数据传输到DRAM；对传输数据进行第一次编码；以及将第一次编码的数据第一次写入到MLC存储器。

在另一个实施方案中，一种数据存储设备包括：一个或多个存储器设备，其中每个存储器设备具有多个管芯，其中一个或多个存储器设备各自包括SLC存储器和MLC存储器；和控制器，该控制器耦接到一个或多个存储器设备，该控制器被配置为：将数据写入到SLC存储器；从SLC存储器读取数据；对读取数据进行解码；将解码数据递送到位于前端模块中的第一SRAM；将解码数据递送到位于闪存管理器中的第二SRAM；在MLC存储器中写入被递送到第一SRAM的数据；以及在MLC存储器中写入被递送到第二SRAM的数据。

附图说明

因此，通过参考实施方案，可以获得详细理解本公开的上述特征的方式、本公开的更具体描述、上述简要概述，所述实施方案中的一些在附图中示出。然而，应当注意的是，附图仅示出了本公开的典型实施方案并且因此不应视为限制其范围，因为本公开可以允许其他同等有效的实施方案。