[发明专利]包括多层壕沟隔离结构的三维存储器器件及其制造方法

权利要求书

1.一种三维存储器器件，所述三维存储器器件包括：

第一绝缘层和第一导电层的第一层交替堆叠，所述第一层交替堆叠定位在半导体材料层上方；

第二绝缘层和第二导电层的第二层交替堆叠，所述第二层交替堆叠定位在所述第一交替堆叠上方；

存储器堆叠结构，所述存储器堆叠结构竖直地延伸穿过所述第二层交替堆叠和所述第一层交替堆叠；

第一介电壕沟结构，所述第一介电壕沟结构竖直地延伸穿过所述第一层交替堆叠并且横向围绕第一绝缘板和第一介电材料板的第一竖直交替序列；

多个介电柱结构，所述多个介电柱结构竖直地延伸穿过所述第二层交替堆叠并且接触所述第一介电壕沟结构的顶表面；和

至少一个直通存储器层级互连通孔结构，所述至少一个直通存储器层级互连通孔结构至少从包括所述第二层交替堆叠的顶表面的水平平面竖直地延伸，穿过第一绝缘板和第一介电材料板的所述第一竖直交替序列，直至延伸到包括所述半导体材料层的底表面的水平平面下方的相应金属互连结构。

2.根据权利要求1所述的三维存储器器件，其中所述第一介电壕沟结构和所述多个介电柱结构的组合由整个具有均匀材料组成的单个连续延伸的介电材料部分组成。

3.根据权利要求1所述的三维存储器器件，还包括第二介电壕沟结构，所述第二介电壕沟结构竖直地延伸穿过所述第二层交替堆叠并且横向围绕第二绝缘板和第二介电材料板的第二竖直交替序列，并且覆盖在第一绝缘板和第一介电材料板的所述第一竖直交替序列上面。

4.根据权利要求3所述的三维存储器器件，其中所述第二介电壕沟结构的外部侧壁的底部周边相对于所述第一介电壕沟结构的内部侧壁的顶部周边向内横向凹陷。

5.根据权利要求3所述的三维存储器器件，其中所述至少一个直通存储器层级互连通孔结构竖直地延伸穿过第二绝缘板和第二介电材料板的所述第二竖直交替序列。

6.根据权利要求3所述的三维存储器器件，其中：

所述第一介电壕沟结构的外部侧壁接触所述第一层交替堆叠的所述第一绝缘层；并且

所述第二介电壕沟结构的外部侧壁接触所述第二层交替堆叠的所述第二绝缘层。

7.根据权利要求3所述的三维存储器器件，其中：

所述第一绝缘板中的每个第一绝缘板与所述半导体材料层的顶表面竖直间隔开，所述竖直间隔开的竖直距离与所述第一层交替堆叠中的相应第一绝缘层到所述半导体材料层的所述顶表面的竖直距离相同；并且

所述第二绝缘板中的每个第二绝缘板与所述半导体材料层的所述顶表面竖直间隔开，所述竖直间隔开的竖直距离与所述第二层交替堆叠中的相应第二绝缘层到所述半导体材料层的所述顶表面的竖直距离相同。

8.根据权利要求3所述的三维存储器器件，其中所述第二介电壕沟结构的底表面定位在包括所述第一层交替堆叠的最顶部表面的水平平面上方，或者定位在包括所述第一层交替堆叠的所述最顶部表面的所述水平平面处，或者延伸到所述第一层交替堆叠中并且定位在所述第一层交替堆叠内的至少一个层上方。

9.根据权利要求1所述的三维存储器器件，还包括：

半导体衬底，所述半导体衬底位于所述半导体材料层下方；

半导体器件，所述半导体器件定位在所述半导体衬底上；

较低层级介电材料层，所述较低层级介电材料层覆盖在所述半导体器件上面并且位于所述半导体材料层下面；和

较低层级金属互连结构，所述较低层级金属互连结构嵌入在所述较低层级介电材料层中，其中所述至少一个直通存储器层级互连通孔结构中的每个直通存储器层级互连通孔结构接触所述较低层级金属互连结构中的相应一个较低层级金属互连结构。

10.根据权利要求9所述的三维存储器器件，其中：

所述半导体材料层在第一绝缘板和第一介电材料板的所述第一竖直交替序列下方的区域中包含开口；并且

所述至少一个直通存储器层级互连通孔结构延伸穿过所述半导体材料层中的所述开口。