[发明专利]用于等离子体沉积的初始调制

说明书

示例性沉积方法可包括在半导体处理腔室的处理区域内形成含氧前驱物的等离子体。处理区域可在基板支撑件上容纳半导体基板。所述方法可包括，在保持含氧前驱物的等离子体的同时，使含硅前驱物以第一流率流入半导体处理腔室的处理区域。方法可包括在时间段内使含硅前驱物的第一流率斜变(ramping)为第二流率，第二流率大于第一流率。方法可包括在半导体基板上沉积含硅材料。

相关申请的交叉引用

本申请要求于2019年11月27日提交的美国专利申请第16/698,500号的优先权，该申请的内容出于所有目的在此通过引用整体并入本文。

技术领域

本技术涉及半导体系统和处理。更具体地，本技术涉及沉积具有受控制的应力效应的材料的方法。

相关技术说明

通过在基板表面上产生杂乱地图案化的材料层的处理使得集成电路成为可能。在基板上产生图案化材料需要受控制的形成和去除暴露材料的方法。所产生的膜的材料特性可能会导致基板效应，从而可能导致晶片弯曲或处理期间的其他挑战。

因此，需要可用于生产高质量装置和结构的改进的系统和方法。这些和其他需求由本技术解决。

发明内容

示例性的沉积方法可包括在半导体处理腔室的处理区域内形成含氧前驱物的等离子体。处理区域可在基板支撑件上容纳半导体基板。所述方法可包括在保持含氧前驱物的等离子体的同时，使含硅前驱物以第一流率流入半导体处理腔室的处理区域。方法可包括在时间段内使含硅前驱物的第一流率斜变(ramping)为第二流率，所述第二流率大于所述第一流率。方法可包括在半导体基板上沉积含硅材料。

在一些实施例中，含硅前驱物可以是或包括四乙氧基硅烷。所述时间段可以小于10秒或为约10秒。使第一流率斜变可以是以从每秒约2克的含硅前驱物到每秒约5克的含硅前驱物的恒定增加而发生。沉积可以是在小于450℃或约450℃的温度下实行。在形成含氧前驱物的等离子体的同时，可使半导体处理腔室的处理区域保持没有含硅前驱物。半导体基板可以是硅或包括硅，并且形成含氧前驱物的等离子体可以产生半导体基板的硅的氧自由基化的表面终止。方法可包括随后沉积第一量的含硅材料，在保持含氧前驱物的流率的同时停止输送含硅前驱物。方法可包括在保持含氧前驱物的流率的同时熄灭半导体处理腔室的处理区域内的等离子体。方法可包括重新形成(reforming)含氧前驱物的等离子体，以及将含硅前驱物重新流动到半导体处理腔室的处理区域中。

本技术的一些实施例可包括沉积方法。方法可包括将含氧前驱物流入半导体处理腔室的处理区域中。处理区域可在基板支撑件上容纳半导体基板。方法可包括形成含氧前驱物的等离子体。方法可包括使含硅前驱物流入半导体处理腔室的处理区域。方法可包括在时间段内增加含硅前驱物的流率。方法可包括在半导体基板上沉积第一量的含硅材料。方法可包括在保持含氧前驱物的流率的同时，停止含硅前驱物的流动和等离子体的形成。

在一些实施例中，含氧前驱物可以是双原子氧或包括双原子氧。方法可包括重新形成(reforming)含氧前驱物的等离子体。方法可包括使含硅前驱物重新流动到半导体处理腔室的处理区域中。方法可包括在所述时间段内增加含硅前驱物的流率。方法可被重复至少五次。半导体基板可以由凹入特征表征，并且靠近凹入特征的底部的侧壁覆盖大于靠近凹入特征的顶部的侧壁覆盖的厚度或是靠近凹入特征的顶部的侧壁覆盖的厚度的约75％。

本技术可包括沉积方法。方法可包括在半导体处理腔室的处理区域内形成含氧前驱物的等离子体。处理区域可在基板支撑件上容纳半导体基板。方法可包括在保持含氧前驱物的等离子体的同时，使含硅前驱物以第一流率流入半导体处理腔室的处理区域。方法可包括在第一时间段内使含硅前驱物的第一流率斜变(ramping)为第二流率，所述第二流率大于第一流率。方法可包括在半导体基板上沉积第一量的含硅材料。第一量的含硅材料可以由拉伸应力表征。方法可包括在第二时间段内使含硅前驱物的第一流率从第二流率斜变(ramping)为第一流率。方法可包括在半导体基板上沉积第二量的含硅材料。第二量的含硅材料可以由压缩应力表征。