[发明专利]碳化硅半导体装置以及碳化硅半导体装置的制造方法

说明书

本公开的目的在于提供一种生产性优良且抑制在体二极管中流过大电流时的特性劣化的碳化硅半导体装置。包括SiC基板(10)、缓冲层(11)以及漂移层(12)的构造体在俯视时被划分成在对SiC‑MOSFET(101)施加电压时流过电流的活性区域(13)和比活性区域(13)更靠外周侧的耐压保持区域(14)，活性区域(13)在俯视时被划分成中央部的第1活性区域(15)、和第1活性区域(15)与耐压保持区域(14)之间的第2活性区域(16)。第2活性区域(16)以及耐压保持区域(14)中的少数载流子的寿命比第1活性区域(13)中的少数载流子的寿命短。

技术领域

本公开涉及碳化硅半导体装置。

背景技术

已知在使用碳化硅(SiC)构成的pn二极管中持续流过正向电流即双极性电流时，在晶体中发生堆垛层错而正向电压偏移这样的可靠性上的问题。认为其原因为，由于经过pn二极管注入的少数载流子与多数载流子复合时的复合能量，以存在于碳化硅基板的基底面位错等为起点，作为面缺陷的堆垛层错扩展。该堆垛层错阻碍电流的流动，所以由于堆垛层错的扩展而电流减少，正向电压增加，引起半导体装置的可靠性降低。

这样的正向电压的增加在使用碳化硅的纵型MOSFET(Metal OxideSemiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)中也同样地发生。纵型MOSFET在源极-漏极之间具备寄生pn二极管(体二极管)，在该体二极管中流过正向电流时，在纵型MOSFET中也产生与pn二极管同样的可靠性降低。在将SiC-MOSFET的体二极管用作MOSFET的回流二极管的情况下，有时发生MOSFET特性的降低。

作为解决由于如上述的向寄生pn二极管的正向电流通电引起的可靠性上的问题的方法，有以下的3个。第1个方法为，将从SiC基板转移到外延生长层的基底面位错转换为贯通刃状位错，防止堆垛层错的扩展的方法(例如参照非专利文献1)。第2个方法为，通过在SiC基板上形成高杂质浓度的缓冲层，并在缓冲层中使空穴和电子的复合促进，防止从存在于SiC基板的基底面位错发生堆垛层错的方法(例如参照非专利文献2)。第3个方法为，将复合中心导入到寄生pn二极管的区域，减少注入的空穴，在存在于SiC基板的基底面位错的附近防止空穴和电子的复合的方法(例如参照专利文献1)。

现有技术文献

专利文献

专利文献1：国际公开第2015/189929号

非专利文献

非专利文献1：“Influence of growth conditions on basal planedislocation in 4H-SiC epitaxial layer”，Journal of Crystal Growth 271(2004)1-7

非专利文献2：“Short minority carrier lifetimes in highly nitrogen-doped 4H-SiC epilayers for suppression of the stacking fault formation in PiNdiodes”，JOURNAL OF APPLIED PHYSICS Vol.120，pp115101，2016

发明内容

根据非专利文献1、2公开的技术，得到抑制SiC-MOSFET的特性降低的一定的效果，但为了对体二极管施加大电流需要形成较厚的缓冲层，所以存在生产性成本增加这样的课题。进而，导入高浓度的杂质的缓冲层由于制造偏差变大，所以存在生产性降低这样的课题。

专利文献1公开的技术由于在pn结部形成复合中心，所以体二极管的特性显著降低，存在在体二极管中无法流过大电流这样的课题。

本公开是为了解决上述问题而完成的，其目的在于提供一种生产性优良且抑制在体二极管中流过大电流时的特性劣化的碳化硅半导体装置。