[发明专利]具有集成特定领域加速器的处理系统

权利要求书

1.一种处理系统，包括：

主处理器，译码取出指令，并响应译码取出指令输出接口指令；

加速器接口单元，耦接到所述主处理器，所述加速器接口单元包括：

多个接口寄存器；和

接收器，耦接到所述主处理器和所述多个接口寄存器，所述接收器从所述主处理器接收所述接口指令，根据所述接口指令生成所述多个命令中的命令，根据所述接口指令确定所述多个接口寄存器中的所识别接口寄存器，并输出命令到所识别接口寄存器，所识别接口寄存器执行所述接收器输出的命令；和

多个领域特定加速器，耦接到所述多个接口寄存器，所述多个领域特定加速器中的领域特定加速器从所识别接口寄存器接收信息，并向所识别接口寄存器提供信息。

2.根据权利要求1所述的处理系统，其中，每个接口寄存器包括：

命令寄存器，具有若干命令存储位置；

输出队列，耦接到所述命令寄存器和多个领域特定加速器中的领域特定加速器；

响应寄存器，具有若干响应存储位置的；和

输入队列，耦接到所述响应寄存器和所述领域特定加速器。

3.根据权利要求2所述的处理系统，其中，所述主处理器包括：

主译码器，译码取出指令；

通用寄存器，耦接到所述主译码器；

输入级，耦接所述主译码器、所述通用寄存器和所述前端；和

执行级，耦接到所述输入级。

4.根据权利要求2所述的处理系统，其中，所述接收器包括：

前端，耦接至所述主处理器，所述前端从所述主处理器接收所述接口指令，根据所述接口指令生成命令，广播所述命令至所述多个接口寄存器，根据所述接口指令确定标识信息，并输出所述标识信息；和

接口译码器，耦接于所述前端，所述接口译码器根据所述标识信息确定所识别接口寄存器，产生使能信号，并输出所述使能信号至所识别接口寄存器。

5.根据权利要求4所述的处理系统，其中，在所述接口指令为写指令时，所述前端根据所述接口指令生成所述多个命令中的一写命令，除了所述接口指令之外还从所述主处理器接收一数值，将所述写命令和所述数值广播到所述多个接口寄存器；和

所识别接口寄存器响应所述使能信号将所述数值写入所识别接口寄存器的命令寄存器。

6.根据权利要求5所述的处理系统，其中，所述加速器接口单元进一步包括多路复用器，耦接到所述接口译码器和所述多个接口寄存器。

7.根据权利要求6所述的处理系统，其中，在所述接口指令为入栈就绪指令时，所述前端根据所述接口指令生成多个指令中的一入栈就绪指令，并将所述入栈就绪指令广播至所述多个接口寄存器。

所述接口译码器响应于所识别接口寄存器的确定，除了所述使能信号之外还输出所述选择信号；

所述识别接口缓存器响应所述使能信号决定所识别接口缓存器的输出队列是否能够接受所述命令寄存器中存储的数值，当所识别接口寄存器的输出队列能够接受命令寄存器中的数值时，输出就绪值到所述多路复用器，并且当所识别接口寄存器的输出队列不能接受所述命令寄存器中存储的数值时，向所述多路复用器输出未就绪值；和

所述多路复用器响应于所述选择信号传递所述就绪信号或未就绪信号。

8.根据权利要求7所述的处理系统，其中，在所述接口指令为入栈指令时，所述前端根据接口指令生成所述多个命令中的入栈命令，并将所述入栈命令广播至所述多个接口寄存器。和

所识别接口寄存器响应所述使能信号将存储在所述命令寄存器中的数值入栈所述输出队列。