[发明专利]一种半导体外延结构及其制作方法、LED芯片

说明书

本发明提供了一种半导体外延结构及其制作方法、LED芯片，包括在所述衬底表面依次堆叠N型半导体层、消闸层、有源层、P型半导体层，通过外延结构设计，释放多余的电子，有效提高电子浓度，增加电子隧穿几率，提高晶体质量的同时降低LED的工作电压，提高LED的抗静电能力。

技术领域

本发明涉及发光二极管领域，尤其涉及一种半导体外延结构及其制作方法、LED芯片。

背景技术

发光二极管(英文：Light Emitting Diode，简称：LED)是一种能发光的半导体电子元件。LED具有效率高、寿命长、体积小、功耗低等优点，可以应用于室内外白光照明、屏幕显示、背光源等领域。在LED产业的发展中，氮化镓(GaN)基材料是V-III族化合物半导体的典型代表，提高GaN基LED的光电性能已成为半导体照明产业的关键。

外延片是LED制备过程中的初级成品。现有的GaN基LED外延片包括衬底、N型半导体层、有源层和P型半导体层。衬底用于为外延材料提供生长表面，N型半导体层用于提供进行复合发光的电子，P型半导体层用于提供进行复合发光的空穴，有源层用于进行电子和空穴的辐射复合发光。

然而，一方面，由于在垒晶过程中，出现厚度不均的功能层造成N型半导体层与P型半导体层互相交错，便会形成闸流体；另一方面，在各功能层的掺杂过程中，由于温度较低且掺杂含量太高容易引发闸流体效应。闸流体的出现会提高发光二极管的导通电压(即死区电压)，造成发光二极管不易被点亮。

有鉴于此，本发明人专门设计了一种半导体外延结构及其制作方法、LED芯片，本案由此产生。

发明内容

本发明的目的在于提供一种半导体外延结构及其制作方法、LED芯片，以解决LED芯片中因闸流体效应所引发的问题。

为了实现上述目的，本发明采用的技术方案如下：

一种半导体外延结构，包括：

衬底；

在所述衬底表面依次堆叠的N型半导体层、消闸层、有源层、P型半导体层；所述消闸层包括n型掺杂的半导体层。

优选地，所述消闸层包括非均匀n型掺杂的半导体层。

优选地，所述消闸层的n型掺杂浓度沿第一方向渐变增加或渐变减小或呈梯度变化；且所述消闸层沿所述第一方向的最高掺杂浓度大于所述N型半导体层的n型掺杂浓度；所述第一方向垂直于所述衬底，并由所述衬底指向所述N型半导体层。

优选地，在所述消闸层与所述有源层之间设有浅阱层，所述浅阱层包括若干个沿所述第一方向依次堆叠的子浅阱层。

优选地，各所述子浅阱层的晶格常数沿所述第一方向递增，且邻近所述有源层的子浅阱层的晶格常数低于所述有源层的晶格常数；各所述子浅阱层的能带沿所述第一方向递减，且邻近所述有源层的子浅阱层的能带高于所述有源层的能带。

优选地，所述子浅阱层通过交替循环的势垒和势阱构成，且所述消闸层的晶格常数小于沿所述第一方向的第一子浅阱层的势阱的晶格常数，所述消闸层的能带大于沿所述第一方向的第一子浅阱层的势阱的能带。

优选地，所述有源层通过交替循环的势垒层和势阱层构成，且所述势阱层的带隙能量低于所述势垒层的带隙能量。

优选地，所述消闸层的n型掺杂浓度为1X10¹⁷～1X10²⁰。

优选地，所述消闸层包括n型掺杂的GaN层或AlGaN层或AlGaInN层或GaInN层或AlInN层。

优选地，所述子浅阱层的层数为1-20，包括端点值。

优选地，所述消闸层的厚度不超过100nm。