[发明专利]三维存储器及其控制方法

说明书

一种三维存储器的控制方法，三维存储器包括多个存储串和多条字线，每个存储串包括多个存储单元，每条字线与每个存储串中位于相同高度的存储单元相连，方法包括：确定进行验证操作及读取操作的目标字线；在验证操作及读取操作时分别对目标字线施加验证电压和读取电压，对与目标字线相邻的第一字线组施加第一导通电压，以及对与目标字线相邻的第二字线组中的至少一部分字线施加小于第一导通电压的第二导通电压，目标字线连接的存储单元连接于第一字线组及第二字线组连接的存储单元之间；其中，与第一字线组中的字线相连的存储单元在所述验证操作时为未编程状态，与第二字线组中的字线相连的存储单元在所述验证操作时为已编程状态。

技术领域

本发明涉及一种三维存储器的控制方法，该方法可以有效改善三维存储器的读取干扰。

背景技术

随着技术的发展，半导体工业不断寻求新的方式生产，以使得存储器装置中的每一存储器裸片具有更多数目的存储器单元。在非易失性存储器中，例如NAND存储器，增加存储器密度的一种方式是通过使用垂直存储器阵列，即3DNAND(三维NAND)存储器；随着集成度的越来越高，3D NAND存储器已经从32层发展到64层，甚至更高的层数。

随着市场对存储密度的要求不断提高，业界正在开发具有更多编程态的编程方法，以使每个物理存储单元(cell)可以代表更多位(bit)信息。但是，更多的编程态的实现，对单个存储单元的形成工艺以及多个存储单元之间的分布均匀性具有更高的要求。因此，如何增大存储单元的存储密度，改善三维存储器的性能，是当前亟待解决的技术问题。

发明内容

本发明所要解决的技术问题是提供一种三维存储器的控制方法，该方法可以有效改善三维存储器的读取干扰。

本发明为解决上述技术问题而采用的技术方案是提供一种三维存储器的控制方法，所述三维存储器包括多个存储串和多条字线，每个所述存储串包括自上而下依次串联的多个存储单元，每条所述字线与每个所述存储串中位于相同高度的存储单元相连，所述方法包括：确定进行验证操作及读取操作的目标字线；在所述验证操作及所述读取操作时分别对所述目标字线施加验证电压和读取电压；在所述验证操作及所述读取操作时对与所述目标字线相邻的第一字线组施加第一导通电压；以及在所述验证操作及所述读取操作时对与所述目标字线相邻的第二字线组中的至少一部分字线施加第二导通电压，所述目标字线连接的所述存储单元连接于所述第一字线组及所述第二字线组连接的所述存储单元之间；其中，与所述第一字线组中的字线相连的存储单元在所述验证操作时为未编程状态，与所述第二字线组中的字线相连的存储单元在所述验证操作时为已编程状态，所述第二导通电压小于所述第一导通电压。

在本发明的一实施例中，当仅对所述第二字线组中的一部分字线施加所述第二导通电压时，对所述第二字线组中未施加所述第二导通电压的字线施加所述第一导通电压。

在本发明的一实施例中，所述第二字线组中施加所述第二导通电压的字线的数量为所述第二字线组中字线总数的80％至100％。

在本发明的一实施例中，所述第二字线组中施加所述第二导通电压的字线为连续的字线。

在本发明的一实施例中，还包括对所述第二字线组中靠近所述目标字线的至少一个字线施加所述第一导通电压，所述至少一个字线不在所述第二字线组中的所述至少一部分字线中。在本发明的一实施例中，所述第一导通电压的大小为6V至8V。

在本发明的一实施例中，所述第二导通电压的大小为5V至7V。

在本发明的一实施例中，所述第二导通电压的大小为所述第一导通电压的大小的85％至100％。

在本发明的一实施例中，所述编程为正向编程或反向编程。