[发明专利]基于ATE的SOC芯片低电压差分信号测试方法及装置

说明书

本发明涉及集成电路测试领域，公开了一种基于ATE的SOC芯片低电压差分信号测试方法及装置，其测试方法包括：构建用于测试SOC低电压差分信号的计算机代码，计算机代码包含SOC低电压差分信号的参数，参数包括SOC芯片的引脚映射、信道映射、输入时钟周期及设定的管脚值；基于计算机代码通过仿真环境生成ATE可以识别的测试向量；ATE通过测试向量执行对SOC芯片低电压差分信号的测试。本发明至少具有以下有益效果：能够及时发现SOC芯片中低电压差分信号的异常现象，能够全面验证SOC芯片低电压差分信号的各项性能指标，降低SOC芯片中低电压差分信号的测试复杂度，提高测试效率，降低测试成本。

技术领域

本发明涉及集成电路测试领域，特别涉及一种基于ATE的SOC芯片低电压差分信号测试方法及装置。

背景技术

SOC芯片低电压差分信号(LVDS)测试要在SOC芯片正常启动工作的基础上再进行LVDS的相关测试。ATE测试机台是一款高集成度和低价格的测试机，因为其性价比突出、开发测试程序简便，被广泛使用在数字芯片系统的测试上。基于ATE测试机台对SOC芯片LVDS测试可以快速精确地发现异常现象，提高SOC芯片测试效率，缩短测试周期，降低测试成本。因此，开发一种SOC芯片LVDS的ATE测试方法，有利于满足SOC芯片的LVDS测试，甚至给所有SOC芯片的测试提供了便捷、有效地方法。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种基于ATE的SOC芯片低电压差分信号测试方法，能够降低SOC芯片中低电压差分信号的测试复杂度，提高测试效率，降低测试成本，满足SOC芯片低电压差分信号的测试要求。

本发明还提出一种具有上述基于ATE的SOC芯片低电压差分信号测试方法的测试装置。

本发明还提出一种具有上述基于ATE的SOC芯片低电压差分信号测试方法的计算机可读存储介质。

根据本发明的第一方面实施例的基于ATE的SOC芯片低电压差分信号测试方法，包括以下步骤：S100、构建用于测试SOC低电压差分信号的计算机代码，所述计算机代码包含所述SOC低电压差分信号的参数，所述参数包括所述SOC芯片的引脚映射、信道映射、输入时钟周期及设定的管脚值；S200、基于所述计算机代码通过仿真环境生成所述ATE可以识别的测试向量；S300、所述ATE通过所述测试向量执行对所述SOC芯片低电压差分信号的测试。

根据本发明的一些实施例，所述步骤S300包括：S310、加载测试限值数据至所述ATE，所述测试限值数据为对应的测试项目的测试结果标准值；S320、获取所述测试项目的输入信号值，将所述输入信号值输入所述SOC芯片；S330、获取所述SOC芯片根据所述输入信号值的测试结果；S340、将所述测试结果与所述测试限值数据进行对比。

根据本发明的一些实施例，所述仿真环境还生成并存储所述参数在执行仿真过程中产生的数据信息。

根据本发明的一些实施例，将所述SOC芯片的地址引脚、数据引脚、片选使能引脚、电源引脚及地引脚通过转接模块与所述ATE进行电气连接。

根据本发明的一些实施例，所述转接模块包括转接板及位于所述转接板上的芯片测试框架，所述芯片测试框架包括插入所述SOC芯片管脚的凹槽。

根据本发明的一些实施例，所述ATE为J750EX测试机台。

根据本发明的一些实施例，所述SOC芯片低电压差分信号采用单时钟输入，通过配置所述SOC芯片的数据通道寄存器设置对应的数据通道是否用于传输数据。