[发明专利]一种原模图LDPC码的自学习快速收敛译码方法及装置在审
申请号: | 202110014150.8 | 申请日: | 2021-01-06 |
公开(公告)号: | CN112737599A | 公开(公告)日: | 2021-04-30 |
发明(设计)人: | 戴金晟;牛凯;谭凯林 | 申请(专利权)人: | 北京邮电大学 |
主分类号: | H03M13/11 | 分类号: | H03M13/11 |
代理公司: | 北京风雅颂专利代理有限公司 11403 | 代理人: | 徐雅琴 |
地址: | 100876 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 原模图 ldpc 自学习 快速 收敛 译码 方法 装置 | ||
本说明书一个或多个实施例提供一种原模图LDPC码的自学习快速收敛译码方法及装置,包括基于原模图LDPC码生成训练样本,对原模图LDPC码的校验节点进行分组,得到至少一组校验节点,根据至少一组校验节点,构建自学习神经网络译码模型,输入训练样本对自学习神经网络译码模型进行训练,得到用于对原模图LDPC码进行译码的译码模型,利用译码模型对原模图LDPC码进行译码。本实施例的译码方法,基于分组后的校验节点构建译码模型,利用译码模型进行原模图LDPC码的译码,结合并行计算与串行计算,能够保证译码速度,同时加快译码收敛速度,提高译码性能。
技术领域
本说明书一个或多个实施例涉及通信技术领域,尤其涉及一种原模图LDPC码的自学习快速收敛译码方法及装置。
背景技术
低密度奇偶校验码(Low Density Parity Check Code,LDPC),是一种译码复杂度低且性能优良的线性分组纠错码,LDPC码的优异性能已成为5G标准中的数据信道编码方案,5G标准下的LDPC码是一种原模图LDPC码。
目前的LDPC码迭代译码方法可分为洪泛(flooding)机制和分层(Layered)机制,洪泛机制是指在一次迭代中所有校验节点一起更新,并行度很高,译码速度快,但是同样的迭代次数条件下译码性能不及分层机制;分层机制是指在一次迭代译码中串行调度校验节点,串行度很高,译码速度较慢,译码性能随迭代次数快速收敛。
发明内容
有鉴于此,本说明书一个或多个实施例的目的在于提出一种原模图LDPC码的自学习快速收敛译码方法及装置,能够提高译码速度,同时保证译码性能。
基于上述目的,本说明书一个或多个实施例提供了一种原模图LDPC码的自学习快速收敛译码方法,包括:
基于原模图LDPC码生成训练样本;
对原模图LDPC码的校验节点进行分组,得到至少一组校验节点;
根据至少一组校验节点,构建自学习神经网络译码模型;
输入所述训练样本对所述自学习神经网络译码模型进行训练,得到用于对所述原模图LDPC码进行译码的译码模型;
利用所述译码模型进行译码。
可选的,所述对原模图LDPC码的校验节点进行分组,得到至少一组校验节点,包括:
确定两两校验节点之间的相关性;
根据两两校验节点之间的相关性,将各校验节点进行聚类,将同一类的校验节点分为一组,得到分组后的至少一组校验节点。
可选的,所述各校验节点进行聚类的方法是:同一组内的校验节点相关性低于预定低阈值,不同组的校验节点相关性高于预定高阈值。
可选的,所述根据至少一组校验节点,构建自学习神经网络译码模型,包括:
将各组校验节点作为一个译码层,构建所述自学习神经网络译码模型,所述自学习神经网络译码模型包括:
输入层,用于输入所述训练样本;
至少一层译码层,每层译码层包括至少一个组合子层,所述组合子层的个数与所述校验节点的组数相同,每个组合子层用于一组校验节点及与该组校验节点连接的变量节点按照特定的译码算法进行更新;
输出层,用于输出经过各译码层进行译码处理后的译码结果。
可选的,所述组合子层包括变量节点更新子层、校验节点更新子层和判决子层,所述变量节点更新子层中的神经元和校验节点更新子层中的神经元用于按照所述译码算法进行更新运算,所判决子层用于输出判决信息。
可选的,所述校验节点更新子层中的神经元设置权重和偏置;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京邮电大学,未经北京邮电大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110014150.8/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种机械自动化设备
- 下一篇:地下室底板填充式配重抗浮施工方法
- 同类专利
- 专利分类